| 專利範圍 |
1.一種金-絕-半式多重負微分電阻元件之結構,上述結
構置於一晶圓之上,其包括:一第一層,成長上述晶圓上
方:一第二層,成長上述第一層上方:一第三層,成長上
述第二層上方:一第一金屬層,蒸鍍於上述第三層上方;
以及一第二金屬層,蒸鍍於上述晶圓背面。
2.如申請專利範圍第1項所述之結構,其中上述晶圓由高
n-摻雜砷化鎵所構成。
3.如申請專利範圍第1項所述之結構,其中上述第一層由
n-摻雜砷化鎵所構成,其厚度為5000埃,用以作為緩衝
層。
4.如申請專利範圍第1項所述之結構,其中上述第一層厚
度為200埃,濃度為1ױ016cm-3埃,其由n-摻雜砷化銦
鎵四層成份變化層所構成。
5.如申請專利範圍第1項所述之結構,其中上述第三層由
n-摻雜之砷化鎵所構成,其厚度為150埃,濃度為1ל1016cm-3。
6.如申請專利範圍第1項所述之結構,其中上述第一金屬
層為金蒸鍍而成,用以作為陽極。
7.如申請專利範圍第1項所述之結構,其中上述第二金屬
層為金-鍺-鎳合金蒸鍍而成,用以作為陰極。
8.如申請專利範圍第1或4項所述之結構,其中上述第二
層之上述四層變化層其銦與鎵之莫耳百分比由下而上分別
為5:95;10:90;15:85;以及20:80,且各成份變化層之
厚度皆為50埃。
9.一種形成金-絕-半式多重負微分電阻元件之方法,其
步驟包括:成長一第一層於一晶圓上方:成長一第二層於
上述第一層上方:成長一第三層於上述第二層上方:蒸鍍
一第一金屬層於上述第三層上方;以及蒸鍍一第二金屬層
於上述晶圓背面。
10.如申請專利範圍第9項所述之方法,其中上述晶圓係
由高n-摻雜砷化鎵所構成。
11.如申請專利範圍第9項所述之方法,其中上述第一層
係利用厚度為5000埃之n-摻雜砷化鎵所構成,用以作為
緩衝層。
12.如申請專利範圍第9項所述之方法,其中上述第二層
係利用厚度為200埃,濃度為1ױ016cm-3之n-摻雜砷化
銦鎵四層成份變化層所構成。
13.如申請專利範圍第9項所述之方法,其中上述第三層
係利用厚度為150埃,濃度為1ױ016cm-3之n-摻雜之砷
化所構成。
14.如申請專利範圍第9項所述之方法,其中上述第一金
屬層係以金做材質而蒸鍍上述第三層上方,用以作為陽極
。
15.如申請專利範圍第9項所述之方法,其中上述第二金
屬層係以金-鍺-鎳合金做為材質而蒸鍍於晶圓背面,用
以作為陰極。
16.如申請專利範圍第9或12項所述之方法,其中上述第
二層之上述四層成份變化層之銦鎵莫耳百分比由下而上分
別為5:95;10:90;15:85;以及20:80,且各成份變化層
之厚度皆為50埃。圖示簡單說明:第一圖所示為本發明元
件之構造;第二圖所示為本發明元件之製造程序;第三圖
所示為第一圖中n-InxGa1-xAs層之構造;第四圖所示為本
發明元件在室溫(27℃)時之元件特性;第五圖所示為本發
明元件在低溫(-130℃)時之元件特性;第六圖所示為本發
明元件之相對能帶圖;第七圖所示為本發明元件之電洞位
障降低及位能重新分佈圖;以及第八圖所示為本發明元件
之電子電位重新分佈圖。 |
