| 公告號 |
396321 |
| 專利名稱 |
低誤差固定寬度（ｆｉｘｅｄ–ｗｉｄｔｈ）二補數平行乘法器 (全文下載) |
| 公告/公開日 |
2000/07/01 |
| 證書號 |
117044 |
| 申請日 |
1998/08/05 |
| 申請號 |
087112866 |
| 國際分類 |
G06F-007/48 |
| 公報卷期 |
27-19 |
| 發明人 |
周哲民
鄺獻榮 |
| 申請人 |
行政院國家科學委員會 台北巿和平東路二段一○六號十八樓 |
| 代理人名 |
陳井星 |
| 摘要 |
本發明提出一個低誤差(low-error)固定寬度(fixed-width)二補數平行乘法器。輸入兩個n位元的輸入到此乘法器中，它將產生一個n位元(不是2n位元)低誤差乘積。更重要的是，它的面積與計算延遲大約是標準二補數平行乘法器面積的一半。因此，在單一字元寬度(uniform word width)的多媒體和數位訊號處理的相關應用中，採用此低誤差固定寬度二補數平行乘法器將可大大地降低所需要的硬體面積及其運算時間而不影響輸出品質。 |
| 專利範圍 |
1.一種低誤差固定寬度二補數平行乘法器,其主要產生兩個n位元二補數表示的乘數與被乘數之高n位元乘積,此一乘積等於或極近似於標準二補數平行乘法器所產生乘積的高n位元;本低誤差固定寬度二補數平行乘法器的實體結構包括:
a)n位元進位產生電路,其接收輸入兩數之部分乘積項,且提供適當的進位輸出;
b)n位元高位區段乘積產生電路,其接收前述n位元進位產生電路之進位輸出以及輸入兩數之部分乘積項,且提供等於或極近似於標準二補數平行乘法器所產生的高n位元乘積。
2.根據申請專利範圍第1項所述之n位元進位產生電路,包括n-2個二輸入OR閘和一個二輸入NOR閘。
圖式簡單說明:
第一圖 標準6二補數平行乘法器
第二圖 6位元乘法器MP'
第三圖 6位元進位產生電路
第四圖 完整的6位元低誤差固定寬度二補數平行乘法器
第五圖 n位元進位產生電路
第六圖 完整的n位元低誤差固定寬度二補數平行乘法器 |
| 雜項資料 |
|
| 專利權異動 |
專利申
請案號 |
授權
註記 |
質權
註記 |
讓與
註記 |
繼承
註記 |
信託
註記 |
異議
註記 |
舉發
註記 |
消滅
日期 |
撤銷
日期 |
專利權
始日 |
專利權
止日 |
年費有
效日期 |
年費有
效年次 |
| 087112866 |
無 |
無 |
無 |
無 |
無 |
無 |
無 |
|
|
20000701 |
20180804 |
20110630 |
11 |
|
| 申請案件狀態 |
專利申
請案號 |
狀態異
動日期 |
案件申
請日期 |
實體審查
申請日 |
相關申
請案號 |
公開號 |
公告號 |
證書號 |
證書型別 |
狀態異
動資料 |
| 087112866 |
20000701 |
19980805 |
|
|
|
396321 |
117044 |
發明 |
初審核准 |
|
