| 專利範圍 |
1. 一種用以製造多層調變摻雜通道之駝峰式場效電晶體
之方法,包含步驟:
提供一半導體基體;
形成一緩衝層於基體上;
形成一多層調變摻雜通道於緩衝層上;
形成一薄完全空乏層於多層調變摻雜通道上;以及
形成一歐姆接觸層於薄完全空乏層上;
其中多層調變摻雜通道、薄完全空乏層及歐姆接觸層形成
一駝峰式二極體,而以此駝峰式二極體作為電晶體之閘極
,可使閘—源極獲得高位障,高崩潰電壓特性;而以多層
步級摻雜式通道作為電晶體之通道,可使電晶體同時獲得
高電流,大而線性度高之轉導等特性。
2. 如申請專利範圍第1項所述之方法,其中提供半導體基
體之步驟包含提供半絕緣砷化鎵基體。
3. 如申請專利範圍第1項所述之方法,其中形成緩衝層之
步驟包含形成一厚度約5000埃之半絕緣砷化鎵緩衝層。
4. 如申請專利範圍第1項所述之方法,其中多層調變摻雜
通道該通道各層由具有不同之厚度及不同之雜質摻雜濃度
之半導體材料形成,由上而下各層的厚度漸減而雜質摻雜
之濃度漸增。
5. 如申請專利範圍第1項所述之方法,其中形成多層調變
摻雜通道之步驟包含形成一厚度約200埃而雜質摻雜濃度
約為5ױ0@su1@su7cm@su-@su3之n@su-型砷化鎵通道底層
於緩衝層上;形成一厚度約400埃而雜質摻雜濃度約為2.5
ױ0@su1@su7cm@su-@su3之n@su-型砷化鎵通道中層於通
道底層上;形成一厚度約1000埃而雜質摻雜濃度為1ױ0@
su1@su7cm@su-@su3之n@su-型砷化鎵通道上層於通道中層
上。
6. 如申請專利範圍第1項所述之方法,其中形成薄完全空
乏層之步驟包含形成一厚度約100埃而雜質摻雜濃度為8ל10@su1@su8cm@su-@su3之p@su+型砷化鎵薄完全空乏層。
7. 如申請專利範圍第1項所述之方法,其中形成歐姆接觸
層之步驟包含形成一厚度約200埃而雜質摻雜濃度為6ױ0
@su1@su8cm@su-@su3之n@su+型砷化鎵歐姆接觸層。
8. 一種多層調變摻雜通道之場效電晶體,其結構由下而
上包括:
一基體;
一緩衝層生長於基體上;
一多層調變摻雜通道生長於緩衝層上;
一薄完全空乏層生長於多層調變摻雜通道上;以及
一歐姆接觸層生長於一薄完全空乏層上;
其中多層調變摻雜通道、薄完全空乏層及歐姆接觸層形成
一駝峰式二極體,而以此駝峰式二極體作為電晶體之閘極
,可使閘—源極獲得高位障,高崩潰電壓特性;而以多層
步級摻雜式通道作為電晶體之通道,可使電晶體同時獲得
高電流,大而線性度高之轉導等特性。
9. 如申請專利範圍第8項所述之多層調變摻雜通道之場效
電晶體,其中該基體為半絕緣砷化鎵基體。
10. 如申請專利範圍第8項所述之多層調變摻雜通道之場
效電晶體,其中該緩衝層為一厚度約5000埃之半絕緣砷化
鎵緩衝層。
11. 如申請專利範圍第8項所述之多層調變摻雜通道之場
效電晶體,其中該多層調變摻雜通道各層由具有不同之厚
度及不同之雜質摻雜濃度之半導體材料形成,由上而下各
層的厚度漸減而雜質摻雜之濃度漸增。
12. 如申請專利範圍第8項所述之多層調變摻雜通道之場
效電晶體,其中該多層調變摻雜通道包含一厚度約200埃
而雜質摻雜濃度約為5ױ0@su1@su7cm@su-@su3之n@su-型
砷化鎵通道底層於緩衝層上;一厚度約400埃而雜質摻雜
濃度約為2.5ױ0@su1@su7cm@su-@su3之n@su-型砷化鎵通
道中層於通道底層上;以及一厚度約1000埃而雜質摻雜濃
度為1ױ0@su1@su7cm@su-@su3之n@su-型砷化鎵通道上層
於通道中層上。
13. 如申請專利範圍第8項所述之多層調變摻雜通道之場
效電晶體,其中該薄完全空乏層為一厚度約100埃而雜質
摻雜濃度為8ױ0@su1@su8cm@su-@su3之p@su+型砷化鎵薄
完全空乏層。
14. 如申請專利範圍第8項所述之多層調變摻雜通道之場
效電晶體,其中該歐姆接觸層為一厚度約200埃而雜質摻
雜濃度為6ױ0@su1@su8cm@su-@su3之n@su+型砷化鎵歐姆
接觸層。
圖示簡單說明:
圖一係本發明多層調變摻雜通道之駝峰式場效電晶體結構
圖;
圖二係本發明多層調變摻雜通道之駝峰式場效電晶體能帶
圖;
圖三係本發明多層調變摻雜通道之駝峰式場效電晶體電流
(IDS)—電壓(VDS)特性曲線圖;
圖四係本發明多層調變摻雜通道之駝峰式場效電晶體其轉
導(Gm)及最大飽合電流(ID@sss@ssa@sst)對閘—源電壓(
VGS)之關係圖;
圖五係本發明之多層調變摻雜通道之駝峰式場效電晶體逆 |
