| 專利範圍 |
1.一種由砷化銦鎵構成通道區之單原子層摻雜式電晶體元件,包括:
一基板,包含砷化鎵材料;
一緩衝層,係成長於該基板上,包含砷化鎵材料;
一未摻雜層,係成長於該緩衝層之上,包含砷化鎵材料;
一單原子摻雜層,係位於該緩衝層與該未摻雜層之間;
一通道區,係形成於該單原子摻雜區之上方,其由複數層具有不同莫耳比例之砷化銦鎵所組成;
一第一接觸層,係成長於該通道區之上方,包含磷化銦鎵材料;
一第二接觸層,係成長於該第一接觸層之上方,包含砷化鎵材料;
一第一金屬層,係成長於該第一接觸層之上方;以及
一第二金屬層,係成長於該第二接觸層之上方。
2.如申請專利範圍第1項所述之元件,其中,該基板係由半絕緣之砷化鎵所組成。
3.如申請專利範圍第1項所述之元件,其中,該緩衝層係由無摻雜之砷化鎵所組成,其厚度介於2000至10000之間。
4.如申請專利範圍第1項所述之元件,其中,該未摻雜層係由砷化鎵所組成,其厚度介於20至100之間。
5.如申請專利範圍第1項所述之元件,其中,該單原子摻雜層之電性係為n型,且其中離子摻雜之濃度介於1ױ012atoms/cm2至1ױ013atoms/cm2之間。
6.如申請專利範圍第1項所述之元件,其中,該通道區具有三層厚度及莫耳比例不同的砷化銦鎵,由上而下分別為In0.1Ga0.9As,其厚度介於20至100之間、In0.2Ga0.8As,其厚度介於50至150之間、以及In0.1Ga0.9As,其厚度約為30至150之間。
7.如申請專利範圍第1項所述之元件,其中,該第一接觸層係由無摻雜之磷化銦鎵(Ga0.51In0.49P)所組成,且其厚度介於100至1000之間。
8.如申請專利範圍第1項所述之元件,其中,該第二接觸層係由n型摻雜之砷化鎵(GaAs)所組成,其濃度大於3ױ018atoms/cm3,且其厚度介於300至1000之間。
9.如申請專利範圍第1項所述之元件,其中,該第一金屬層係由金蒸鍍而成,用以作為閘極,且與上述之第一接觸層間構成一肖特基接觸。
10.如申請專利範圍第1項所述之元件,其中,該第二金屬層係由金-鍺-鎳合金蒸鍍而成,用以作為源極與汲極,且與上述之第二接觸層間構成一歐姆接觸。
11.如申請專利範圍第6項所述之元件,其中,該砷化銦鎵係無摻雜任何離子。
圖式簡單說明:
第一圖為本發明之結構圖;
第二圖為本發明之傳導帶能帶圖;
第三圖為本發明元件之汲-源極間之電流-電壓特性圖;
第四圖為本發明元件之共源極輸出電流-電壓特性圖;
第五圖為當汲-源極電壓為6伏特時,汲極飽和電流密度與轉導値對閘極電壓之關係圖;以及
第六圖為截止頻率與最大頻率對閘極電壓之關係圖。 |
