166_091-007AP-TW
發佈日期 :
2009-04-29
| 發明專利說明書 | |
| ※申請案號： | |
| ※申請日期： ※ＩＰＣ分類： | |
| 一、發明名稱： (中文/英文)
|
|
| 具有雙層通道結構之擬晶性高電子移動率電晶體(全文下載) / DOUBLE CHANNEL PSEUDOMORPHIC HIGH ELECTRON MOBTLTTY TRANSTSTOR
|
|
| 二、申請人： 共 人
|
|
| 指定 為應受送達人
|
|
| 三、發明人： | |
| ◎專利代理人： | |
| 四、聲明事項 | |
|
|
|
| □主張專利法第二十七條第一項國際優先權：
|
|
| □主張專利法第二十九條第一項國內優先權：
|
|
| □ 主張專利法第二十六條微生物：
|
|
| □ 熟習該項技術者易於獲得，不須寄存 | |
| 五、中文發明摘要： | |
| 一種具有雙層通道(Double Channel)結構之擬晶性高電子移動率電晶體(Pseudomorphic High Electron MobilityTransistor；PHEMT)，其係利用雙層由例如磷化銦鎵(InGaP)/砷化銦鎵(lnGaAs)/砷化鎵(GaAs)所構成之堆疊結構作為電晶體之通道結構。因此，可利用較厚且銦含量較高之砷化銦鎵層作為通道層，以達到提高電晶體之效能的目的。 | |
| 六、英文發明摘要： | |
| A double channel pseudomorphic high electron mobility transistor (PHEMT) is disclosed. The transistor uses two stacked structure composed of such as InGaP/InGaAs/GaAs as a channel structure of a transistor. Therefore, an InGaAs layer having a thicker thickness and higher In mole fraction can be used as channel layers to obtain the object of enhancing the transistor performance. | |
| 七、指定代表圖： | |
| （一）本案指定代表圖為： | |
| （二）本代表圖之元件代表符號簡單說明：
|
|
| 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： | |
| 九、發明說明： | |
| 發明領域： 本發明係有關於一種具有雙層通道(Double Channel)結構之擬晶性高電子移動率電晶體(Pseudomorphic HighElectron Mobility Transistor；PHEM T)，特別是有關於一種利用雙層由例如磷化銦鎵(InGaP)/砷化銦鎵(InGaAs)/砷化鎵(GaAs)所構成之堆疊結構作為電晶體之通道結構的擬晶性高電子移動率電晶體。 發明背景： 一般而言，由於砷化銦鎵材料具有較低的有效質量、較高的電子移動率以及飽和速度等優點，因此為了得到更佳的元件效能，以砷化鎵為基板之異質結構場效電晶體中，利用砷化銦鎵取代砷化鎵作為通道材料已經成為一種趨勢。 在以砷化鎵為基板且以砷化銦鎵為通道材料之異質結構場效電晶體中，由於砷化鎵與砷化銦鎵這兩層材料之間的晶格常數差異，在砷化鎵基材上磊晶成長薄砷化銦鎵層時，會在砷化銦鎵層上產生相當大的應變。如同熟習此技藝者所知，此在砷化銦鎵層上所產生之應變將更進一步地深化量子井(Quantum Well)，此現象乃係由於例如擬晶性高電子移動率電晶體中之二維電子氣(Two DimensionElectron Gas；2DEG)受到電子大量增加的影響所形成。藉由量子井所產生之二維電子氣，可提高元件之載子移動率以及速度。隨著銦含量的增加，砷化鎵基材與砷化銦鎵通道材料之間的晶格不匹配也隨之提升，而使得電晶體中之量子井更為加深，可進一步地提升電晶體元件之性能。然而，當銦含量過高時，將造成砷化銦鎵材料產生晶格鬆弛。其中，此晶格鬆弛現象乃係因過大之累積應變在晶格缺陷形成後受到釋放所產生。此時，所形成之晶格缺陷如同眾多散射中心。而這些晶格缺陷所產生之散射中心將導致載子之移動率與速度下降。因此，由於材料間晶格常數不匹配的影響，將會使得砷化銦鎵通道材料之厚度與銦(In)含量受到限制，而引發臨界厚度的問題。 而由於材料間晶格常數不匹配所造成的臨界厚度問題，導致電晶體元件無法利用較厚且具有高銦含量的砷化銦鎵材料。如此一來，將使得電晶體元件在未來更高效能的應用中受到限制。 發明目的及概述： 鑒於上述之發明背景中，由於材料間晶格常數不匹配所引發之臨界厚度問題，會導致砷化銦鎵通道材料之厚度與銦含量受到限制，而無法有效提升電晶體元件之效能與應用。 因此，本發明的主要目的之一就是在提供一種擬晶性高電子移動率電晶體，使用雙層磷化銦鎵(InGaP)/砷化銦鎵(InGaAs)/砷化鎵(GaAs)堆疊結構作為電晶體元件之通道結構。如此一來，可利用較厚且銦含量較高之砷化銦鎵材料做為通道層。因此，可增加載子傳輸特性，並提升閘極電壓擺幅。 本發明之另一目的就是在提供一種具有雙層通道結構之擬晶性高電子移動率電晶體，其係利用上、中、下三層平面摻雜層做為載子供應層。如此一來，可使得雙層通道結構內之載子均勻分佈，而使電晶體元件獲得優良的直流及交流線性度。 本發明之另一目的就是在提供一種高電子移動率電晶體，其係利用大能隙之磷化銦鎵等材料作為緩衝層以及蕭特基接觸層，其中通道結構上方之磷化銦鎵層可提供電晶體元件良好之蕭特基特性，而通道結構下方之磷化銦鎵層則可抑制從基板漏失之基板漏電流。因此，可使電晶體元件具有相當優良之夾止特性。 本發明之再一目的就是在提供一種具有雙層通道結構之電晶體，其通道結構中之磷化銦鎵材料層與砷化銦鎵材料層界面間大的導電帶不連續度(△EC)可以將載子有效地侷限在雙層通道結構中，因此可降低順向偏壓操作時的漏電流。 根據以上所述之目的，本發明更提供了一種具有雙層通道結構之擬晶性高電子移動率電晶體，至少包括：一半絕緣基板；一第一未摻雜緩衝層位於上述之半絕緣基板上；一第二未摻雜緩衝層位於上述之第一未摻雜緩衝層上；一第一平面摻雜層位於上述之第二未摻雜緩衝層上；一第一未摻雜隔離層位於上述之第一平面摻雜層上；一第一未摻雜通道層位於上述之第一未摻雜隔離層上；一第二未摻雜隔離層位於上述之第一未摻雜通道層上；一第二平面摻雜層位於上述之第二未摻雜隔離層上；一第三未摻雜隔離層位於上述之第二平面摻雜層上；一第二未摻雜通道層位於上述之第三未摻雜隔離層上；一第四未摻雜隔離層位於上述之第二未摻雜通道層上；一第三平面摻雜層位於上述之第四未摻雜隔離層上；一未摻雜蕭特基接觸層位於上述之第三平面摻雜層上；一第四平面摻雜層位於部分之未摻雜蕭特基接觸層上，而暴露出另一部分之未摻雜蕭特基接觸層；一第五未摻雜隔離層位於上述之第四平面摻雜層上；一摻雜歐姆接觸層位於上述之第五未摻雜隔離層上；一汲極以及一源極位於部分之摻雜歐姆接觸層上；以及一閘極位於所暴露之未摻雜蕭特基接觸層上。 在此擬晶性高電子移動率電晶體中，第一未摻雜隔離層、第一未摻雜通道層、以及第二未摻雜隔離層構成本發明之第一層通道結構，而第三未摻雜隔離層、第二未摻雜通道層、第四未摻雜隔離層則構成本發明之第二通道結構。其中，第一未摻雜隔離層以及第四未摻雜隔離層之材料可例如為磷化銦鎵、砷化鋁鎵(AlGaAs)、或磷化鋁銦(AlInP)等，而第二未摻雜隔離層以及第三未摻雜隔離層之材料可例如為砷化鎵或磷化銦(InP)等。此外，第一未摻雜通道層以及第二未摻雜通道層之材料均為砷化銦鎵。因此，第一未摻雜通道層以及第二未摻雜通道層可利用較厚且銦含量較高之砷化銦鎵材料做為通道層，而達到增加載子傳輸特性，以及提升閘極電壓擺幅之目的。 其中，上述之第一平面摻雜層、第二平面摻雜層、以及第三平面摻雜層係用以作為載子供應層。藉由此三層載子供應層可使得上述之雙層通道結構內的載子均勻分佈，而使電晶體元件獲得優良的直流及交流線性度。 發明詳細說明： 本發明揭露一種具有雙層通道結構之擬晶性高電子移動率電晶體，其係使用雙層由例如磷化銦鎵/砷化銦鎵/砷化鎵堆疊結構來構成電晶體之通道結構，並利用上、中、下三層平面摻雜層來作為載子供應層。因此，除了可利用較厚且銦含量較高之砷化銦鎵來作為通道層材料，而達到增加載子傳輸特性以及提升閘極電壓擺幅的目的外，更可使得雙層通道結構內之載子均勻分佈，而使電晶體元件獲得優良的直流及交流線性度，進而達到提升元件效能之目的。為了使本發明之敘述更加詳盡與完備，可參照下列描述並配合第1圖至第9圖之圖示。 請參照第1圖，第1圖係繪示本發明之一較佳實施例之具有雙層通道結構之擬晶性高電子移動率電晶體的剖面圖。本發明之電晶體100的結構係先利用例如低壓金屬有機化學氣相沉積(Low Pressure Metal Organic ChemicalVapor Deposition；LP-MOCVD)或分子束磊晶成長法(Molecular Beam Epitaxy；MBE)在半導體之基板112上依序形成未摻雜之緩衝層114覆蓋在基板112上；未摻雜之緩衝層116覆蓋在緩衝層114；平面摻雜層118覆蓋在緩衝層116上；未摻雜之隔離層120覆蓋在平面摻雜層118上；未摻雜之通道層122覆蓋在隔離層120上；未摻雜之隔離層124覆蓋在通道層122上；平面摻雜層126覆蓋在隔離層124上；未摻雜之隔離層128覆蓋在平面摻雜層126上；未摻雜之通道層130覆蓋在隔離層128上；未摻雜之隔離層132覆蓋在通道層130上；平面摻雜層134覆蓋在隔離層132上；未摻雜之蕭特基接觸層136覆蓋在平面摻雜層134上；平面摻雜層138覆蓋在蕭特基接觸層136上；未摻雜之隔離層140覆蓋在平面摻雜層138上；以及歐姆接觸層142覆蓋在隔離層140上。 其中，隔離層120、通道層122、與隔離層124構成電晶體100之一層通道結構，而隔離層128、通道層130、與隔離層132則構成電晶體100之另一層通道結構，亦即，隔離層120/通道層122/隔離層124以及隔離層128/通道層130/隔離層132堆疊構成本發明之雙層通道結構。 接著，利用例如真空蒸鍍的方式形成源極144與汲極146之金屬層(僅繪示其中之源極144與汲極146)覆蓋在歐姆接觸層142上，其中此金屬層可例如為金(Au)/鍺(Ge)/鎳(Ni)之堆疊結構。再於約250℃之環境下進行約10秒鐘之熱退火(Annealing)步驟，藉以使源極144以及汲極146之金屬層與歐姆接觸層142形成歐姆接觸。然後，利用例如微影(Photolithograph)以及蝕刻，例如濕蝕刻，的方式定義源極144以及汲極146之金屬層，而去除部分之金屬層，並暴露出部分之歐姆接觸層142，藉以在歐姆接觸層142上分別形成源極144以及汲極146。 源極144以及汲極146形成後，利用例如微影以及濕蝕刻製程進行定義，而將所暴露出之歐姆接觸層142及其底下部分之隔離層140、部分之平面摻雜層138、以及部分之蕭特基接觸層136去除，直至暴露出蕭特基接觸層136為止，而在蕭特基接觸層136上之歐姆接觸層142、隔離層140、以及平面摻雜層138中形成開口150。待暴露出蕭特基接觸層136之開口150形成後，利用例如蒸鍍的方式形成閘極148位於所暴露出之蕭特基接觸層136上，而形成如第1圖所示之結構。其中，閘極148之材料可例如為鋁、鈦(Ti)、鉬(Mo)、鉑(Pt)、金及其合金，例如鈦/金合金或鉑/金合金等。 在本發明之電晶體100結構中，基板112之材料可例如為砷化鎵或磷化銦。緩衝層114之材料可例如為砷化鎵或磷化銦，且此緩衝層114之厚度較佳是介於0.1A至5μm之間。緩衝層116之材料可例如為磷化銦鎵(In0.49Ga0.51P)、砷化鋁鎵(AlxGa1-xAs)，x介於0.1至1.0之間、磷化鋁鎵(Al0.5Ga0.5P)、或砷化鋁銦(Al0.48In0.52As)等，且此緩衝層116之厚度較佳是介於200至5000之間。平面摻雜層118係用以作為載子供應層，且平面摻雜層118之摻雜濃度δ(N+)較佳是介於1×1011公分-2(cm-2)至5×1013cm-2。隔離層120之材料可例如為磷化銦鎵(In0.49Ga0.51P)、砷化鋁鎵(A1xGa1-xAs)，x介於0.1至1.0之間、磷化鋁銦(A10.5In0.5P)、或砷化鋁銦(A10.48In0.52As)等，且隔離層120之厚度較佳是介於30至80之間。 而通道層122之材料可例如為厚度介於50至150之砷化銦鎵(InxGa1-xAs)，x介於0.05至0.3之間、或厚度介於100至300 之砷化銦鎵(InxGa1-xAs)，X介於0.3至0.7之間。隔離層124之材料可例如為砷化鎵或磷化銦，且隔離層124之厚度較佳是介於30至80之間。平面摻雜層126係用以作為載子供應層，且平面摻雜層126之摻雜濃度δ(N+)較佳是介於1× 1011cm-2至5×1013cm-2。隔離層128之材料可例如為砷化鎵或磷化銦，且隔離層128之厚度較佳是介於30至80之間。通道層130之材料可例如為厚度介於50至150之砷化銦鎵(InxGa1-xAs)，X介於0.05至0.3之間、或厚度介於100至300之砷化銦鎵(InxGa1-xAs)，X介於0.3至0.7之間。隔離層132之材料可例如為磷化銦鎵(In0.49Ga0.51P)、砷化鋁鎵(A1xGa1-xAs)，x介於0.1至1.0之間、磷化鋁銦(A10.5In0.5P)、或砷化鋁銦(A10.48In0.52As)等，且隔離層132之厚度較佳是介於30至80之間。 此外，平面摻雜層134係用以作為載子供應層，且平面摻雜層134之摻雜濃度δ(N+)較佳是介於1×1011cm-2至 5×1013cm-2。蕭特基接觸層136之材料可例如為磷化銦鎵(In0.49Ga0.51P)、石申化鋁鎵(AlxGa1-xAs)，x介於0.1至1.0之間、磷化鋁銦(Al0.5In0.5P)、或砷化鋁銦(Al0.48In0.52As)等，且蕭特基接觸層136之厚度較佳是介於100至1000之間。平面摻雜層138之摻雜濃度δ(N+)較佳是介於1×1011cm-2至5×1013cm-2。隔離層140之材料可例如為磷化銦鎵(In0.49Ga0.51P)、砷化鋁鎵(AlxGa1-xAs)，x介於0.1至1.0之間、磷化鋁銦(Al0.5In0.5P)、或砷化鋁銦(Al0.48In0.52As)等，且隔離層140之厚度較佳是介於30至80之間。歐姆接觸層142之材料則可例如為摻雜濃度介於1×1018cm-2至1×1019cm-2之砷化鎵或砷化銦鎵(In0.53Ga0.47As)，且歐姆接觸層142之厚度較佳是介於200至5000之間。 請參照第2圖，第2圖係繪示本發明之一較佳實施例之電晶體的相對應導電帶能帶圖，其中EF為費米能階。在此實施例中，緩衝層116之材料係採用厚度300之磷化銦鎵(In0.49Ga0.51P)；隔離層120係採用厚度50之磷化銦鎵(In0.49Ga0.51P)；通道層122係採用厚度100之砷化銦鎵(In0.2Ga0.8As)；隔離層124係採用厚度40之砷化鎵；隔離層128係採用厚度40之砷化鎵；通道層130係採用厚度100之砷化銦鎵(In0.2Ga0.8As)；隔離層132係採用厚度50之磷化銦鎵(In0.49Ga0.51P)；而蕭特基接觸層136係採用厚度450之磷化銦鎵(In0.49Ga0.51P)。在此實施例中，電晶體100利用InGaP/InGaAs/GaAs雙層通道結構，亦即隔離層120/通道層122/隔離層124以及隔離層132/通道層130/隔離層128，因此可利用較厚且較高銦含量的砷化銦鎵材料做為通道層122與通道層130，進而達到改善載子傳輸特性及提升閘極工作電壓擺幅的目的。 此外，上、中、下三層脈波摻雜之平面摻雜層134、平面摻雜層126、以及平面摻雜層118做為載子供應層，可使在雙層通道結構內的載子均勻分佈，進而使電晶體100獲得良好的直流及交流線性度。另外，利用大能隙之磷化銦鎵材料作為蕭特基接觸層136以及緩衝層116，更可分別提供電晶體100良好之蕭特基特性及抑制從基板112漏失之漏電流以改善元件之夾止特性。另一方面，藉由InGaP/InGaAs(亦即通道層122/隔離層120以及通道層130/隔離層132)界面間大的導電帶不連續度(ΔEC)，可將載子有效地侷限在雙層通道結構內，藉以降低順向偏壓操作時的漏電流，並提升順向偏壓操作的能力。此外，利用大能隙之磷化銦鎵等材料作為緩衝層116以及蕭特基接觸層136，位於通道結構上方之磷化銦鎵層可提供電晶體元件優良之蕭特基特性，位於通道結構下方之磷化銦鎵層則可抑制從基板112漏失之基板漏電流。因此，可使電晶體元件之夾止特性更為增強。 請一併參照第3圖至第5圖，其中第3圖係繪示本發明之一較佳實施例之電晶體的兩端閘極電流(IG)對閘-汲極電壓(VGD)之關係圖，第4圖係繪示第3圖之電晶體的閘-汲極漏電流(IGL)對溫度的關係圖，而第5圖係繪示第3圖之電晶體的閘-汲極起始電壓(Von)對溫度的關係圖。在第3圖中，電晶體元件之閘極面積為1×80 μm2，且溫度為300K。由第3圖可知本發明之電晶體元件擁有良好的閘極蕭特基特性。當閘-汲極電壓為15V時，閘-汲極漏電流在溫度為300K、330K、360K、390K、420K、450K、以及480K時分別為60μ A/mm、96μ A/mm、110μ A/mm、114μ A/mm、203μ A/mm、367μ A/mm、以及600 μA/mm，如第4圖所示；另一方面，在上述之溫度下，相對應之起始電壓則分別為1.46V、1.41V、1.38V、1.35V、1.31V、1.25V、以及1.16V，如第5圖所示。電晶體元件在高溫時依然擁有低的閘-汲極漏電流及高的起始電壓。因此，這也就說明了本發明之電晶體元件之結構設計不但擁有良好的蕭特基特性，更可以確實將電子侷限在通道層內，而降低漏電流，並增加崩潰電壓，進而增進元件的高溫特性。 請參照第6圖，第6圖係繪示本發明之一較佳實施例之電晶體在室溫下之共源極輸出電流-電壓三端特性圖。此電晶體元件之閘極面積為1×80μm2，每一階段之閘-源極電壓(VGS)差距為-0.5V，且臨界電壓(Vth)為-1.51V，而溫度則為300K。由第6圖中可發現本發明之電晶體元件擁有良好的電晶體放大、飽和、以及夾止特性，證明了本設計結構具有良好的載子侷限能力。此外，由於大的順向起始電壓，因此即使操作在閘-源極電壓為曲線a之+1.5 V時，本發明之電晶體元件並未產生明顯的漏電流而影響元件特性。 請參照第7圖，第7圖係繪示本發明之一較佳實施例之電晶體在室溫下汲極飽和電流(IDS)及轉導值(gm)對閘-源極電壓(VGS)之關係圖，其中曲線b代表汲極飽和電流與閘-源極電壓之間的關係，曲線c代表轉導值與閘-源極電壓之間的關係。此電晶體元件之閘極面積為1×80μm2，汲-源極電壓(VDS)固定為3.5V，溫度則為300K。由第7圖可知，此時電晶體元件之最大輸出電流為460mA/mm，最大轉導值則為162mS/mm。當線性操作區定義在最大轉導值90%以上時，汲極工作飽和電流區域可大於310mA/mm，而閘-源極工作電壓區域則可大於2V，元件有相當優良之線性操作特性。這也正說明了藉由利用雙層通道結構及上、中、下三層平面摻雜層做為載子供應層，可使得在通道內的載子能夠均勻分佈，因此元件可以獲得寬廣的線性操作區。另一方面，由於平行傳導的消除，在大的順向閘-源極電壓+2.0V操作時，元件依然保有大的轉導值135mS/mm。 請參照第8圖，第8圖係繪示本發明之一較佳實施例之電晶體在室溫下之轉導值(gm)、輸出電導(gds)及電壓增益(AV)對汲-源極電壓(VDS)的關係圖，其中曲線d代表轉導值與汲-源極電壓之間的關係，曲線e代表輸出電導與汲-源極電壓之間的關係，而曲線f則代表電壓增益與汲-源極電壓之間的關係。此電晶體元件之閘極面積為1×80μm2，元件偏壓在閘-源極電壓(VGS)為+0.5V，溫度則為300K。從第8圖可知，由於極佳之載子侷限能力及低的漏電流，在汲-源極電壓大於2.5V時，可得到低的輸出電導約為0.41mS/mm，而配合高的轉導值160mS/mm，可以得到相當高之電壓增益(Av=gm/gds)值390。而由於本發明元件擁有相當高之電壓增益值，因此相當適合在放大電路中使用。 請參照第9圖，第9圖係繪示本發明之一較佳實施例之電晶體在室溫下頻率特性對汲極電流(ID)的關係圖。此電晶體元件之閘極面積為1×100μm2，汲-源極電壓(VDS)為3.5V，溫度則為300K。此時，當偏壓條件在汲-源極電壓為3.5V、閘-源極電壓(VGS)為+0.25V下，其最大之單位電流增益截止頻率(Unity Current Gain Cut-offFrequency；fT)為13GHz，最大之震盪.頻率(MaXimumOscillation Frequency；fmax)則為32GHz，因此可知此電晶體元件具有相當良好之頻率特性表現。同樣地，由於在通道內的載子能夠均勻分佈，本發明元件也保有寬廣而線性的頻率表現特性，如同第9圖所示，當汲極電流在60至360mA/mm之操作範圍時，此電晶體元件之頻率操作特性保持在其最大單位電流增益截止頻率及最大震盪頻率值的90%以上。這也說明了本發明之電晶體元件相當適合於高頻電路之應用。 綜上所述，本發明具有雙層通道結構之擬晶性高電子移動率電晶體不但具有低漏電流、低輸出電導、高電壓增益、以及極佳之頻率表現等優點，更具有寬廣而線性的直流、交流操作區域之優勢。因此，非常適用於微波及無線通訊、微電子、及光電之領域與產業，例如光纖通訊系統、功率放大器、可攜式通訊器材、防撞雷達、衛星通訊、以及區域無線通訊網路等。 如熟悉此技術之人員所瞭解的，以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。 [圖式簡單說明] 本發明的較佳實施例已於前述之說明文字中輔以下列圖形做更詳細的闡述，其中：第1圖係繪示本發明之一較佳實施例之具有雙層通道結構之擬晶性高電子移動率電晶體的剖面圖；第2圖係繪示本發明之一較佳實施例之電晶體的相對應導電帶能帶圖；第3圖係繪示本發明之一較佳實施例之電晶體的兩端閘極電流(IG)對閘-汲極電壓(VGD)之關係圖；第4圖係繪示第3圖之電晶體的閘-汲極漏電流(IGL)對溫度的關係圖；第5圖係繪示第3圖之電晶體的閘-汲極起始電壓(Von)對溫度的關係圖；第6圖係繪示本發明之一較佳實施例之電晶體在室溫下之共源極輸出電流-電壓三端特性圖；第7圖係繪示本發明之一較佳實施例之電晶體在室溫下汲極飽和電流(IDS)及轉導值(gm)對閘-源極電壓(VGS)之關係圖；第8圖係繪示本發明之一較佳實施例之電晶體在室溫下之轉導值(gm)、輸出電導(gds)及電壓增益(Av)對汲-源極電壓(VDS)的關係圖；以及第9圖係繪示本發明之一較佳實施例之電晶體在室溫下頻率特性對汲極電流(ID)的關係圖。
|
|
| 十、申請專利範圍： | |
| 1.一種具有雙層通道(Double Channel)結構之擬晶性高電子移動率電晶體(PHEMT)，至少包括：一基板，其中該基板上至少包括未摻雜之一第一緩衝層位於該基板上以及未摻雜之一第二緩衝層位於該第一緩衝層上；一第一平面摻雜層位於該第二緩衝層上；一第一通道結構位於該第一平面摻雜層上；一第二平面摻雜層位於該第一通道結構上；一第二通道結構位於該第二平面摻雜層上；一第三平面摻雜層位於該第二通道結構上；未摻雜之一蕭特基接觸層位於該第三平面摻雜層上；一第四平面摻雜層位於部分之該蕭特基接觸層上，而暴露出另一部分之該蕭特基接觸層；未摻雜之一第一隔離層位於該第四平面摻雜層上；一歐姆接觸層位於該第一隔離層上；一源極以及一汲極位於部分之該歐姆接觸層上；以及一閘極位於所暴露之該蕭特基接觸層上。 2.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該基板為一半絕緣基板。 3.如申請專利範圍第2項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該基板之材料為砷化鎵(GaAs)。 4.如申請專利範圍第2項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該基板之材料為磷化銦(InP)。 5.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一緩衝層之材料為砷化鎵。 6.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一緩衝層之材料為磷化銦。 7.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一緩衝層之厚度介於0.1至5.0μm之間。 8.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二緩衝層之材料為磷化銦鎵(In0.49Ga0.51P)。 9.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二緩衝層之材料為砷化鋁鎵(AlxGal-xAs)，且x介於0.1至1.0之間。 10.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二緩衝層之材料為磷化鋁鎵(A10.5Ga0.5P)。 11.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二緩衝層之材料為神化鋁銦(Al0.48In0.52As)。 12.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二緩衝層之厚度介於200至5000之間。 13.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一平面摻雜層係載子供應層，且該第一平面摻雜層之摻雜濃度δ(N+)介於1×1011公分-2(cm-2)至5×1013cm-2之間。 14.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一通道結構更至少包括：未摻雜之一第二隔離層位於該第一平面摻雜層上；未摻雜之一第一通道層位於該第二隔離層上；以及未摻雜之一第三隔離層位於該第一通道層上。 15.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二隔離層之材料為磷化銦鎵(In0.49Ga0.51P)。 16.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二隔離層之材料為砷化鋁鎵(AlxGal-xAs)，且x介於0.1至1.0之間。 17.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二隔離層之材料為磷化鋁銦(Al0.5In0.5P)。 18.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二隔離層之材料為砷化鋁銦(Al0.48In0.52As)。 19.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二隔離層之厚度介於30至80之間。 20.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一通道層之材料為砷化銦鎵(InxGal-xAs)，而x介於0.05至0.3之間。 21.如申請專利範圍第20項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一通道層之厚度介於50至150之間。 22.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一通道層之材料為砷化銦鎵(InxGal-xAs)，而x介於0.3至0.7之間。 23.如申請專利範圍第22項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一通道層之厚度介於100至300A間。 24.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第三隔離層之材料為砷化鎵。 25.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第三隔離層之材料為磷化銦。 26.如申請專利範圍第14項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第三隔離層之厚度介於30至80之間。 27.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二平面摻雜層係載子供應層，且該第二平面摻雜層之摻雜濃度δ(N+)介於1×1011cm-2至5×1013cm-2之間。 28.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二通道結構更至少包括：未摻雜之一第四隔離層位於該第二平面摻雜層上；未摻雜之一第二通道層位於該第四隔離層上；以及未摻雜之一第五隔離層位於該第二通道層上。 29.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第四隔離層之材料為砷化鎵。 30.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第四隔離層之材料為磷化銦。 31.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第四隔離層之厚度介於30至80之間。 32.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二通道層之材料為砷化銦鎵(InxGal-xAs)，而x介於0.05至0.3之間。 33.如申請專利範圍第32項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二通道層之厚度介於50至150之間。 34.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二通道層之材料為砷化銦鎵(InxGal-xAs)，而x介於0.3至0.7之間。 35.如申請專利範圍第34項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二通道層之厚度介於100至300之間。 36.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第五隔離層之材料為磷化銦鎵(In0.49Ga0.51P)。 37.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第五隔離層之材料為砷化鋁鎵(AlxGal-xAs)，而x介於0.1至1.0之間。 38.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第五隔離層之材料為磷化鋁銦(Al0.5In0.5P)。 39.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第五隔離層之材料為砷化鋁銦(Al0.48In0.52As)。 40.如申請專利範圍第28項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第五隔離層之厚度介於30至80之間。 41.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第三平面摻雜層係載子供應層，且該第三平面摻雜層之摻雜濃度δ(N+)介於1×1011cm-2至5×1013cm-2之間。 42.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該蕭特基接觸層之材料為磷化銦鎵(In0.49Ga0.51P)。 43.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該蕭特基接觸層之材料為砷化鋁鎵(AlxGal-xAs)，而x介於0.1至1.0之間。 44.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該蕭特基接觸層之材料為磷化鋁銦(Al0.5In0.5P)。 45.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該蕭特基接觸層之材料為砷化鋁銦(Al0.48In0.52As)。 46.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該蕭特基接觸層之厚度介於100至1000之間。 47.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第四平面摻雜層之摻雜濃度δ(N+)介於1×1011cm-2至5×1013cm-2之間。 48.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一隔離層之材料為磷化銦鎵(In0.49Ga0.51P)。 49.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一隔離層之材料為砷化鋁鎵(AlxGal-xAs)，而x介於0.1至1.0之間。 50.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一隔離層之材料為磷化鋁銦(Al0.5In0.5P)。 51.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一隔離層之材料為砷化鋁銦(Al0.48In0.52As)。 52.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一隔離層之厚度介於30至80之間。 53.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該歐姆接觸層之材料為砷化鎵。 54.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該歐姆接觸層之材料為砷化銦鎵(In0.53Ga0.47As)。 55.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該歐姆接觸層之厚度介於200至5000之間。 56.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該歐姆接觸層之摻雜濃度介於1×1018cm-2至1×1019cm-2之間。 57.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該源極與該汲極之材料為金(Au)/鍺(Ge)/鎳(Ni)之堆疊。 58.如申請專利範圍第1項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該閘極之材料係選自於由鋁、鈦(Ti)、鉬(Mo)、鉑(Pt)、金及其合金鈦/金、與鉑/金所組成之一族群。 59.一種具有雙層通道結構之擬晶性高電子移動率電晶體，至少包括：一基板；未摻雜之一第一緩衝層位於該基板上；未摻雜之一第二緩衝層位於該第一緩衝層上；一第一平面摻雜層位於該第二緩衝層；一雙層通道結構位於該第一平面摻雜層上，其中該雙層通道結構至少包括：一第一通道結構，至少包括：未摻雜之一第一隔離層位於該第一平面摻雜層上；未摻雜之一第一通道層位於該第一隔離層上；以及未摻雜之一第二隔離層位於該第一通道層上；一第二平面摻雜層位於該第二隔離層上；以及一第二通道結構，至少包括：未摻雜之一第三隔離層位於該第二平面摻雜層上；未摻雜之一第二通道層位於該第三隔離層上；以及未摻雜之一第四隔離層位於該第二通道層上；一第三平面摻雜層位於該第四隔離層上；未摻雜之一蕭特基接觸層位於該第三平面摻雜層上；一第四平面摻雜層位於部分之該蕭特基接觸層上，而暴露出另一部分之該蕭特基接觸層；未摻雜之一第五隔離層位於該第四平面摻雜層上；一歐姆接觸層位於該第五隔離層上；一源極以及一汲極位於部分之該歐姆接觸層上；以及一閘極位於所暴露之該蕭特基接觸層上。 60.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該基板係一半絕緣基板，且該基板之材料係選自於由砷化鎵及磷化銦所組成之一族群。 61.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一緩衝層之材料係選自於由砷化鎵以及磷化銦所組成之一族群，且該第一緩衝層之厚度介於0.1至5.0μm之間。 62.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二緩衝層之材料係選自於由磷化銦鎵(In0.49Ga0.51 P)、砷化鋁鎵(AlxGal-xAs)，x介於0.1至1.0之間、磷化鋁鎵(Al0.5Ga0.5P)、以及砷化鋁銦(Al0.48In0.52As)所組成之一族群，且該第二緩衝層之厚度介於200至5000之間。 63.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一平面摻雜層係載子供應層，且該第一平面摻雜層之摻雜濃度δ(N+)介於1×1011cm-2至5×1013cm-2之間。 64.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一隔離層之材料係選自於由磷化銦鎵(In0.49Ga0.51 P)、砷化鋁鎵(AlxGal-xAs)，x介於0.1至1.0之間、磷化鋁銦(Al0.5In0.5P)、以及砷化鋁銦(Al0.48In0.52As)所組成之一族群，且該第一隔離層之厚度介於30至80之間。 65.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一通道層之材料為厚度介於50至150之砷化銦鎵(InxGal-xAs)，而x介於0.05至0.3之間。 66.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第一通道層之材料為厚度介於100至300之砷化銦鎵(InxGal-xAs)，而x介於0.3至0.7之間。 67.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二隔離層之材料係選自於由砷化鎵以及磷化銦所組成之一族群，且該第二隔離層之厚度介於30至80之間。 68.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二平面摻雜層係載子供應層，且該第二平面摻雜層之摻雜濃度δ(N+)介於1×1011cm-2至5×1013cm-2之間。 69.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第三隔離層之材料係選自於由砷化鎵以及磷化銦所組成之一族群，且該第三隔離層之厚度介於30至80之間。 70.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二通道層之材料為厚度介於50至150之砷化銦鎵(InxGal-xAs)，而x介於0.05至0.3之間。 71.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第二通道層之材料為厚度介於100至300之砷化銦鎵(InxGal-xAs)，而x介於0.3至0.7之間。 72.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第四隔離層之材料係選自於由磷化銦鎵(In0.49Ga0.51 P)、砷化鋁鎵(AlxGa1-xAs)，x介於0.1至1.0之間、磷化鋁銦(Al0.5In0.5P)、以及砷化鋁銦(Al0.48In0.52As)所組成之一族群，且該第四隔離層之厚度介於30至80之間。 73.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第三平面摻雜層係載子供應層，且該第三平面摻雜層之摻雜濃度δ(N+)介於1×1011cm-2至5×1013cm-2之間。 74.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該蕭特基接觸層之材料係選自於由磷化銦鎵(In0.49Ga0.51 P)、砷化鋁鎵(AlxGal-xAs)，x介於0.1至1.0之間、磷化鋁銦(Al0.5In0.5P)、以及砷化鋁銦(Al0.48In0.52As)所組成之一族群，且該蕭特基接觸層之厚度介於100至1000之間。 75.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第四平面摻雜層之摻雜濃度δ(N+)介於1×1011cm-2至5×1013cm-2之間。 76.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該第五隔離層之材料係選自於由磷化銦鎵(In0.49Ga0.51 P)、砷化鋁鎵(AlxGal-xAs)，x介於0.1至1.0之間、磷化鋁銦(Al0.5In0.5P)、以及砷化鋁銦(Al0.48In0.52As)所組成之一族群，且該第五隔離層之厚度介於30至80之間。 77.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該歐姆接觸層之材料係選自於由摻雜濃度介於1×1018cm-2至1×1019cm-2之砷化鎵以及砷化銦鎵(In0.53Ga0.47As)所組成之一族群，且該歐姆接觸層之厚度介於200至5000之間。 78.如申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該源極以及該汲極之材料為金/鍺/鎳之堆疊。 79.扣申請專利範圍第59項所述之具有雙層通道結構之擬晶性高電子移動率電晶體，其中該閘極之材料係選自於由鋁、鈦、鉬、鉑、金及其合金鈦/金、與鉑/金所組成之一族群。 |
|
| 十一、圖式： | |
         |
|
瀏覽數:
分享