339_088-134CP-TW
發佈日期 :
2009-04-29
|
| 發明專利說明書 |
| ※申請案號：087120139 | ※I P C 分類：H01L29/737 | |
| 一、 | 發明名稱： |
| 一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構 (全文下載) | |
| 二、 | 中文發明摘要： |
| 一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構，係為一種新型、高速、低功率消耗及高崩潰電壓的微波功率電晶體，且為一種具有非常寬廣集-射極工作點電壓操作範圍之改良式磷化鎵銦/砷化鎵雙異質接面雙極性電晶體。其特色為在集極區域中包括磷化鎵銦(In0.49Ga0.51P)集極層，砷化鎵(GaAs)單原子摻雜平面層(delta-doping sheet)與無摻雜之砷化鎵(GaAs)空間層(spacer)。由於在有效基-集極異質接面處，引入一空間層與一層單原子摻雜平面層，使位障尖峰不再出現於基-集極異質接面，因此將可有效避免電子阻擋效應(electron blocking effect)。在射極區域中，本發明設計了包括五週期磷化鎵銦/砷化鎵(In0.49Ga0.51P/GaAs)超晶格侷限層(superlatticed confinement layer)與砷化鎵射極同質接面(homojunction)，並以超晶格侷限層作為少數載子(電洞)的侷限障壁層，而基-射極同質接面(homojunction)則用以控制射極注入基極的多數載子(電子)。因此，高射極注入效率與低補償電壓之特性可同時獲得。所以，本發明元件非常適合應用於高速、低功率消耗、高崩潰電壓之數位與類比電路中。 |
| 三、 | 英文發明摘要： |
| 四、 | 指定代表圖： |
| (一)本案指定代表圖為： 第（ ）圖 | |
| (二)本代表圖之元件符號簡單說明： |
| 五、 | 本案若有化學式時，請揭示最能顯示發明特徵的化學式： |
| 六、 | 發明說明： |
| 【發明所屬之技術領域】 | |
| [0001] | 本發明係關於一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構，特別是關於一種包括五週期磷化鎵銦/砷化鎵(In0.49Ga0.51P/GaAs)超晶格侷限層(superlatticed confinement layer)與砷化鎵射極同質接面(homojunction)寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，本發明設計了以超晶格侷限層作為少數載子(電洞)的侷限障壁層，而基-射極同質接面(homojunction)則用以控制射極注入基極的多數載子(電子)，因此，高射極注入效率與低補償電壓之特性可同時獲得。 |
| 【先前技術】 | |
| [0002] | 近年來，磷化鎵銦/砷化鎵(In0.49Ga0.51P/GaAs)異質接面雙極性電晶體(heterojunction bipolar transistor，HBT)由於特有的高速操作及電流承載能力，使其在微波功率及數位電路的應用上已引起顯著的成效及注意，雖然磷化鎵銦/砷化鎵異質介面導電帶不連續值(conduction band discontinuity，△Ec)僅有200mV，但此位障尖峰仍會影響元件之電流-電壓特性，造成較大的集-射極補償電壓(collector-emitter offset voltage，△VCE)與較大的基-射極導通電壓(base-emitter turn-on voltage)，因此，很多研究者便提出磷化鎵銦/砷化鎵雙異質接面雙極性電晶體(double heterojunction bipolar transistor，DHBT)以改善此問題。由於射極與集極材料同為磷化鎵銦，其結構具對稱性，故可獲得較低之補償電壓，同時由於集極為大能隙材料，因此相較於習用之異質接面雙極性電晶體而言，其具有較大之崩潰電壓(breakdown voltage)，因此適合應用於高功率方面，然而，存在於基-集極接面之位障尖峰仍會影響電子的傳輸效率，降低集極聚集(collect)電子的能力，並使電流增益減少；另一方面，此位障尖峰亦造成阻擋效應(blocking effect)，增加集-射極飽和電壓(collector-emitter saturation voltage，VSAT)，使其正常工作電壓之有效範圍減小。這些缺點，大大限制了習用磷化鎵銦/砷化鎵雙異質接面雙極性電晶體於高功率、高操作電壓、低功率損耗之微波放大及數位電路上之應用。 |
| [0003] | 由此可見，上述習用物品仍有諸多缺失，實非一良善之設計者，而亟待加以改良。 |
| [0004] | 本案發明人鑑於上述習用雙異質接面雙極性電晶體結構所衍生的各項缺點，乃亟思加以改良創新，並經多年苦心孤詣潛心研究後，終於成功研發完成本件一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構。 |
| 【發明內容】 | |
| [0005] | 本發明之目的即在於提供一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構，此利用磷化鎵銦/砷化鎵(In0.49Ga0.51P/GaAs)超晶格侷限層(superlatticed confinement layer)與砷化鎵射極同質接面(homojunction)寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，其具有高速、低功率消耗及高崩潰電壓等之優異電晶體特性，將可廣泛應用於國防、民生無線通訊產品之高速高功率之放大器電路上。 |
| [0006] | 於本發明中，係在於砷化鎵基板上磊晶成長完成一種具有非常寬廣集-射極工作點電壓操作範圍之改良式磷化鎵銦/砷化鎵雙異質接面雙極性電晶體，其特色為在射極區域中，以磷化鎵銦/砷化鎵(In0.49Ga0.51P/GaAs)超晶格侷限層(superlatticed confinement layer)取代傳統異質結構射極式雙極性電晶體(HEBT)的載子侷限層(confinement layer)，以作為少數載子(電洞)的侷限障壁層，而基-射極同質接面(homojunction)則用以控制由射極注入基極的多數載子(電子)；另一方面在集極區域中，選擇以大能隙磷化鎵銦做為集極材料，並在基-集極異質接面處，引入一空間層(spacer)與一層單原子摻雜平面層(delta-doping sheet)，再經由嚴謹的結構參數設計，由磷化鎵銦/砷化鎵異質介面導電帶不連續值所形成之位障尖峰將不會出現於基-射極與基-集極異質接面，因此低補償電壓、低飽和電壓、高電流增益、高崩潰電壓與寬廣之集-射極工作點電壓操作範圍等優異電晶體特性將可同時達成。 |
| 【實施方式】 | |
| [0019] | 請參閱圖一，此圖為本發明所提供之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體之結構圖，由圖中可知，本發明之一種具有非常寬廣之集-射極工作點電壓操作範圍之磷化鎵銦/砷化鎵雙異質接面雙極性電晶體10。其結構由下而上依次為半絕緣(S.I.)型砷化鎵(GaAs)基板12；厚2000Å，濃度n+=5x1018cm-3砷化鎵(GaAs)緩衝層14；厚5000Å，濃度n=1x1016cm-3磷化鎵銦(In0.49Ga0.51P)集極層16；濃度δ (n+)=2x1012cm-2砷化鎵(GaAs)單原子摻雜平面層18；厚度為30Å，無摻雜之砷化鎵(GaAs)空間層20；厚700Å，濃度p+=1x1019cm-3砷化鎵(GaAs)基極層22；厚300Å，濃度n=5x1017cm-3砷化鎵(GaAs)射極層24;5週期磷化鎵銦/砷化鎵(In0.49Ga0.51P/GaAs)超晶格侷限層26(障壁層由無摻雜之厚度為50Å之磷化鎵銦(In0.49Ga0.51P)材料形成，量子井由厚50Å，濃度n=1x1018cm-3之砷化鎵(GaAs)材料形成)；厚3000Å，濃度n=1x1019cm-3砷化鎵(GaAs)歐姆性接觸層28。本發明為一種新穎而具有非常寬廣之集-射極工作點電壓操作範圍之磷化鎵銦/砷化鎵雙異質接面雙極性電晶體10，(其結構如圖1所示)。其射極區域30包括5週期In0.49Ga0.51P/GaAs超晶格侷限層26、砷化鎵(GaAs)歐姆性接觸層28及砷化鎵(GaAs)射極層24，並以磷化鎵銦/砷化鎵(In0.49Ga0.51P/GaAs)超晶格侷限層(superlatticed confinement layer)26取代習用異質結構射極式雙極性電晶體(HEBT)的載子侷限層(confinement layer)，以作為少數載子(電洞)的侷限障壁層，而基-射極同質接面(homojunction)則控制由射極注入基極的多數載子(電子)。於電晶體正常操作模式之下，對由基極射向射極的電洞具有良好之侷限效果，故可提高射極注入效率；另一方面由於射極-基極為同質接面，且射極層厚度設計為300Å，可降低由In0.49Ga0.51P/GaAs異質接面導電帶之不連續值(△Ec≒200meV)所形成之位障尖峰，故其集極-射極補償電壓較傳統異質結構雙極性電晶體可望降低許多。 |
| [0020] | 請參閱圖二，此圖為本發明所提供之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體於熱平衡時圖二(a)與電晶體順向操作時(forward active)圖二(b)基-集極之能帶圖，由圖中可以看出習用磷化鎵銦/砷化鎵雙異質接面雙極性電晶體(double heterojunction bipolar transistor, DHBT)其位障尖峰存在於基-集極接面處，故影響電子的傳輸效率，降低集極聚集(collect)電子的能力，因此會造成電流增益的降低。另一方面，此位障尖峰亦造成阻擋效應(blocking effect)，增加集-射極飽和電壓(collector-emitter saturation voltage, VSAT)，使其集-射極工作點電壓操作範圍減小。而本發明之結構，其在基-集極異質接面處，引入一空間層(spacer)與一層單原子摻雜平面層(delta-doping sheet)，經由嚴謹的結構參數設計，位障尖峰將不再出現於基-集極異質接面處，因此，本發明元件將同時具有低補償電壓、低飽和電壓、寬廣之集-射極工作點電壓操作範圍、高電流增益等優點。 |
| [0021] | 請參閱圖三，此圖為本發明所提供之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構之集-基極電流-電壓特性曲線圖，由於在集極區域中，選擇以大能隙磷化鎵銦做為集極材料，因此具有良好之反向集-基極崩潰特性。由圖可知，當電晶體工作在反向操作電壓20V時，漏電流僅為86nA。 |
| [0022] | 請參閱圖四，此圖為本發明所提供之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構於不同集極電流區域之共射極電流-電壓輸出特性曲線圖，由於位障尖峰將不再出現於基-射極與基-集極異質接面，故其補償電壓非常小(小於50mV)，與相關文獻比較(磷化鎵銦/砷化鎵單異質接面雙極性電晶體(InGaP/GaAs SHBT)之補償電壓180mV與磷化鎵銦/砷化鎵雙異質接面雙極性電晶體(InGaP/GaAs DHBT)之補償電壓57~290mV)，發現本發明元件確實可有效降低補償電壓；同時，由於在基-集極異質接面處，引入一空間層(spacer)與一層單原子摻雜平面層(delta-doping sheet)，阻擋效應(blocking effect)已被有效地消除，其集-射極飽和電壓(collector-emitter saturation voltage, VSAT)小於1V(於Ic=2mA)(如圖四a所示)。且本發明元件採用大能隙磷化鎵銦做為集極材料，故可提高本發明結構之崩潰電壓特性，於集-射極電壓高達20V時，漏電流(ICEO)僅為217nA。集-射極電壓VCE工作點操作範圍(即未達崩潰區前集極電流平坦之區域)可大於15V(如圖四b所示)。由圖四c可知，本元件於大電流操作時，當集極電流Ic=80mA，電流增益可大於90。 |
| [0023] | 請參閱圖五，此圖為本發明所提供之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構之共射極電流增益-集極電流特性圖，集極電流Ic=0.9μA電流放大作用即發生，且電流增益亦隨集極電流增加而加大。此一良好之放大特性，亦顯示本發明元件確實有效消除存在於基-射極與基-集極間之位障尖峰。 |
| [0024] | 本發明所提供之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構，與前述引證案及其他習用技術相互比較時，更具有下列之優點：一種電晶體結構於磷化銦鎵/砷化鎵超晶格侷限層之射極式雙極性電晶體，在基極與集極間加入空間層和單原子摻雜平面，經設計使基極與集極實質接觸面不會出現位障尖峰，適合高速低功率消耗及高崩潰電壓之電路運用，使HBT原件可在高速電路下操作，並經由實驗結果顯示，本元件之補償電壓小於50mV，飽和電壓小於1V，崩潰電壓大於20V，集-射極工作點電壓操作範圍大於15V，因此本發明元件很適合應用於蓬勃發展之國防、民生無線通訊產品之高速、高功率之放大器電路上。 |
| [0025] | 上列詳細說明係針對本發明之一可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。 |
| [0026] | 綜上所述，本案不但在技術思想上確屬創新，並能較習用物品增進上述多項功效，應已充分符合新穎性及進步性之法定發明專利要件，爰依法提出申請，懇請 貴局核准本件發明專利申請案，以勵發明，至感德便。 |
| 【圖式簡單說明】 | |
| [0018] | 請參閱以下有關本發明一較佳實施例之詳細說明及其附圖，將可進一步瞭解本發明之技術內容及其目的功效；有關該實施例之附圖為：圖一為本發明一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構之結構圖；圖二為該一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體於(a)熱平衡時與(b)電晶體順向操作時(forward active)基-集極之能帶圖；圖三為該一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構之集-基極電流-電壓特性曲線圖；圖四為該一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體於不同集極電流區域之共射極電流-電壓輸出特性曲線圖；圖五為該一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體結構之共射極電流增益-集極電流特性曲線圖。 |
| 【主要元件符號說明】 | |
| [0007] | 10‧‧‧磷化鎵銦/砷化鎵雙異質接面雙極性電晶體 |
| [0008] | 12‧‧‧半絕緣型砷化鎵基板 |
| [0009] | 14‧‧‧砷化鎵緩衝層 |
| [0010] | 16‧‧‧磷化鎵銦集極層 |
| [0011] | 18‧‧‧砷化鎵單原子摻雜平面層 |
| [0012] | 20‧‧‧砷化鎵空間層 |
| [0013] | 22‧‧‧砷化鎵基極層 |
| [0014] | 24‧‧‧砷化鎵射極層 |
| [0015] | 26‧‧‧5週期磷化鎵銦/砷化鎵超晶格侷限層 |
| [0016] | 28‧‧‧砷化鎵歐姆性接觸層 |
| [0017] | 30‧‧‧射極區域 |
| 七、 | 申請專利範圍： |
| 1.一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，其包括：一基板；一次集極層；一集極層；一基極層；一超晶格式射極層；一歐姆接觸層。 2.如申請專利範圍第1項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該基板係由砷化鎵(GaAs)材料形成。 3.如申請專利範圍第1項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該次集極層係由n+型砷化鎵(GaAs)材料形成。 4.如申請專利範圍第1項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該集極層係由能與砷化鎵(GaAs)材料晶格常數匹配之大能隙n型材料如磷化鎵銦(In0.49Ga0.51P)或砷化鋁鎵(AlxGa1-xAs)等形成。 5.如申請專利範圍第1項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該集極層亦可由空間層-單原子摻雜平面層-能與砷化鎵(GaAs)材料晶格常數匹配之大能隙n型材料之結構形成。 6.如申請專利範圍第5項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該空間層係由無摻雜型砷化鎵(GaAs)材料形成。 7.如申請專利範圍第5項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該單原子摻雜平面層係由n+型砷化鎵(GaAs)材料形成。 8.如申請專利範圍第5項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該大能隙n型材料係由能與砷化鎵(GaAs)材料晶格常數匹配之材料如磷化鎵銦(In0.49Ga0.51P)或砷化鋁鎵(AlxGa1-xAs)等形成。 9.如申請專利範圍第1項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該基極層係由p+型砷化鎵(GaAs)材料形成。 10.如申請專利範圍第1項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該超晶格式射極層係由一超晶格式侷限層與一同質接面射極層材料之結構形成。 11.如申請專利範圍第10項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該超晶格侷限層係由障壁層-量子井-障壁層-量子井-障壁層-…之週期性結構形成。 12.如申請專利範圍第11項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該障壁層係由能與砷化鎵(GaAs)材料晶格常數匹配之無摻雜大能隙材料如磷化鎵銦(In0.49Ga0.51P)或砷化鋁鎵(AlxGa1-xAs)等形成。 13.如申請專利範圍第11項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該量子井係由n型砷化鎵(GaAs)材料形成。 14.如申請專利範圍第10項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該同質接面射極層係由n型砷化鎵(GaAs)材料形成。 15.如申請專利範圍第1項所述之一種寬廣工作點電壓操作範圍之雙異質接面雙極性電晶體，該歐姆接觸層係由n+型砷化鎵(GaAs)材料形成。 |
| 八、 | 圖式： |
 圖一  圖二(a)  圖二(b)  圖三  圖四(a)  圖四(b)  圖四(c)  圖五 |
瀏覽數:
分享