198_090-026AP-TW
發佈日期 :
2009-04-29
| 發明專利說明書 | |
| ※申請案號： 090126084 | |
| ※申請日期： 20011022 ※ＩＰＣ分類： Int.Cl.(7) H01L 21/28 |
|
| 一、發明名稱： (中文/英文) | |
具有複合式摻雜通道之異質結構場效電晶體(全文下載) Composite Doped Channel Heterostructure Field-EffectTransistor
|
|
| 二、申請人： 共 1 人
|
|
| 1 . 姓名或名稱：(中文/英文) 國立成功大學 / HATIONAL CHENG KUNG UNIVERSITY 代 表 人：(中文/英文) / 住居所或營業所地址：(中文/英文) 台南巿東區大學路一號 / 國 籍：(中文/英文) 中華民國 / TW
|
|
| 三、發明人： 共 3 人
|
|
| 1 . 姓名：(中文/英文) 劉文超 / LIU, WEN-CHAU 國 籍：(中文/英文) 中華民國 / TW 2 . 姓名：(中文/英文) 余國輝 / YU, KUO-HUI 國 籍：(中文/英文) 中華民國 / TW 3 . 姓名：(中文/英文) 林坤緯 / LIN, KUN-WEI 國 籍：(中文/英文) 中華民國 / TW
|
|
|
四、聲明事項 |
|
| □主張專利法第二十二條第二項 □ 第一款或 □ 第二款規定之事實，其事實發生日期為：年 月 日
□申請前已向下列國家(地區)申請專利: 【格式請依:受理國家(地區)、申請日、申請案號、 順序註記】
|
|
| □ 有主張專利法第二十七條第一項國際優先權：
□無主張專利法第二十七條第一項國際優先權： |
|
| □ 主張專利法第二十九條第一項國內優先權：
【格式請依:申請日、申請案號、順序註記】
|
|
□ 主張專利法第三十條生物材料： □ 須寄存生物材料者： 國內生物材料【格式請依:寄存機構、日期、號碼、順序註記】 國外生物材料【格式請依:寄存國家、機構、日期、號碼、順序註記】 |
|
| □ 不須寄存生物材料者: 所屬技術領域中具有通常知識者易於獲得時，不須寄存。 |
|
| 五、中文發明摘要： | |
| 一種具有優良特性之複合式摻雜通道異質結構場效電晶體(HFET)。本發明以下列之特點來改良電晶體之特性：(1)採用n + -In 0.2 Ga 0 . 8 As∕n-GaAs複合式摻雜通道結構，利用縮減砷化銦鎵(In 0.2 Ga 0.8 As)層的厚度以形成通道量子化效應，這可以增加砷化銦鎵(In 0.2 Ga 0.8 As)通道層的有效能隙，而砷化鎵(GaAs)層則可以增進元件在高電場下之操作能力，因此可避免撞擊游離現象的產生，而漏電流也可因此降低；(2)利用大能隙之磷化銦鎵(In 0.49 Ga 0.51 P)材料作為蕭特基接觸層及緩衝層；上方之磷化銦鎵(In 0.49 Ga 0.51 P)層可提供元件良好之蕭特基特性；下方之磷化銦鎵(In 0.49 Ga 0.51 P)層可抑制從基板漏失之基板漏電流，使元件具有良好的夾止特性；(3)In 0.49 Ga 0.51 P∕In 0.2 Ga 0.8 As、 | |
| 六、英文發明摘要： | |
| A composite doped channel (CDC)heterostructure field-effect transistor (HFET) forhigh-performance applications is disclosed. Thekey figures of the proposed device in thisinvention are illustrated as follow: (l) Then + -In 0‧2 Ga 0‧8 As∕n-GaAs layers form the CDC structure.The narrow InGaAs layer is used to introduce thechannel quantization effect. Thus, the effectiveenergy-gap of InGaAs layer can be increased. Then-GaAs channel can improve the operationcapability under higher electric field. Hence, theimpact ionization effect can be avoided and theleakage current is minimized. (2) The undopedwide-gap In 0.49 Ga 0.51 P (~1.92eV) material is used asthe Schottky gate and buffer iayer. The upperIn 0.49 Ga 0.51 P layer can provide good Schottkycharacteristics. The lower In 0.49 Ga 0.51 P layer is usedto suppress the substrate leakage current throughthe substrate leakage path to provide goodpinch-off characteristics. (3) The largeconduction band discontinuity (△E c ) at theIn 0.49 Ga 0.51 P/In 0.2 Ga 0.8 As and Gaas/In 0.49 Ga 0.51 Pinterface can provide betterc arrier confinementin the channel. Therefore, the proposed devicestill has good performances even at hightemperature regime. | |
| 七、指定代表圖： | |
| （一）本案指定代表圖為： | |
| （二）本代表圖之元件符號簡單說明：
|
|
| 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： | |
| 九、發明說明： | |
| 發明領域 本發明係有關一種複合式摻雜通道異質結構場效電晶體，其在高溫環境下依然可保有良好之元件特性。 發明背景 由於砷化銦鎵(InGaAs)材料具有較低的有效質量、較高的移動率及飽和速度等優點，因此為了得到更佳的元件效能，以砷化鎵(GaAs)為基板之異質結構場效電晶體中，利用砷化銦鎵(InGaAs)取代砷化鎵(GaAs)作為通道材料已經成為一種趨勢。然而由於砷化銦鎵(InGaAs)材料的能隙較小，在高電場下會產生撞擊游離效應，使元件特性包括漏電流、崩潰電壓、輸出電導、電壓增益及溫度表現等會呈現劣化之現象。 本案發明人與其共事者於我國專利公報公告第452978號專利案揭示一可耐高溫操作之高崩潰電壓異質結構場效電晶體，包含一半導體基板；一位於該基板表面之緩衝層；一位於該緩衝層上之單原子摻雜層；一位於該單原子摻雜層上之未摻雜層；一位於該未摻雜層上之吹通道層；一位於該吹通道層上之主通道層；一位於該主通道層上之間極層；一位於該閘極層上之歐姆接觸層。 發明要旨 本發明的主要目的為提出一種不具有上述先前技藝的缺點的複合式摻雜通道異質結構場效電晶體。 一種依本發明所完成的複合式摻雜通道異質結構場效電晶體，包含：一半導體基板；一位於該基板表面之緩衝層-1；一位於該緩衝層-1上之緩衝層-2；一位於該緩衝層-2上之摻雜通道層-1；一位於該摻雜通道層-1上之摻雜通道層-2；一位於該摻雜通道層-2上之蕭特基接觸層；一位於該蕭特基接觸層上之歐姆接觸層，其中該蕭特基接觸層的一部份曝露出於該歐姆接觸層；一位於該歐姆接觸層上之汲極及源極；及一位於該蕭特基接觸層的曝露出部份之閘極。 較佳地，於本發明的電晶體中，該基板為半絕緣型之砷化鎵(GaAs)；該緩衝層-1為未摻雜之砷化鎵(GaAs)，其具有一範圍介於0.1~5.0μm的厚度；該緩衝層-2為未摻雜之磷化銦鎵(In 0.49 Ga 0.51 P)，其具有一範圍介於200~5000埃的厚度；該緩衝層-2亦可為未摻雜砷化鎵鋁(Al x Ga 1-x As)，其厚度範圍為200~5000埃，而莫耳分率x之變化範圍為0.2~1.0；該緩衝層-2亦可為未摻雜磷化銦鋁(Al 0.5 In 0.5 P)，其厚度範圍為200~5000埃；該摻雜通道層-1係砷化鎵(GaAs)，其具有厚度範圍為50~300埃，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜(dopant)；該摻雜通道層-2係摻雜砷化銦鎵(In x Ga 1-x As)，其具有厚度範圍為30~300埃，莫耳分率X之變化範圍為0.05~0.3，濃度範圍在n=1×10 17 ~6×10 18 cm 3 的n型摻雜(dopant)；該蕭特基接觸層係未摻雜磷化銦鎵(In 0.49 Ga 0.51 P)，其具有厚度範圍為100~1000埃；該蕭特基接觸層亦可為未摻雜砷化鎵鋁(Al x Ga 1-x As)，其具有厚度範圍為100~1000埃，莫耳分率x之變化範圍為0.2~1.0；該蕭特基接觸層亦可為未摻雜磷化銦鋁(Al 0.5 In 0.5 P)材料形成，其厚度範圍為100~1000埃；該歐姆接觸層係摻雜砷化鎵(GaAs)，其具有一範圍介於200~5000埃的厚度，及一濃度範圍為n=1×10 18 ~1×10 19 cm 3 的n型摻雜。 二選一地(Alternatively)，於本發明的電晶體中，該基板為半絕緣型之磷化銦(InP)；該緩衝層-1係未摻雜之磷化銦(InP)，其厚度範圍為0.1~5.0μm；該緩衝層-2係未摻雜之砷化銦鋁(Al 0.48 In 0.52 As)，其具有厚度範圍為200~5000埃；該緩衝層-2亦可為未摻雜之銻砷化銦鋁(Al x In 1-x As y sb 1-y )，其具有厚度範圍為200~5000埃，而莫耳分率x之變化範圍為0.3~0.6,y之變化範圍為0.7~1.0；該通道層-1係摻雜磷化銦(InP)材料形成，其具有厚度範圍為50~300埃，濃度範圍在n=1×10 17 ~6×10 18 cm 3 的n型摻雜；該通道層-2係摻雜砷化銦鎵(In 0.53 Ga 0.47 As)，其具有厚度範圍為30~300埃，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜；該通道層-2亦可為摻雜砷化銦鎵(In x Ga 1-x As)材料形成，其具有厚度範圍為30~150埃，莫耳分率x之變化範圍為0.3~1.0，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜；該蕭特基接觸層係未摻雜砷化銦鋁Al 0 . 48 In 0.52 As，具有厚度範圍為100~1000埃；該蕭特基接觸層亦可為未摻雜銻砷化銦鋁(Al x In 1-x As y Sb 1-y )，其具有厚度範圍為100~1000埃，莫耳分率X之變化範圍為0.3~0.6，y之變化範圍為0.7~1.0；該歐姆接觸層係摻雜砷化銦鎵(In 0.53 Ga 0 . 47 As)，其具有厚度範圍為200~5000埃，濃度範圍為n=1×10 18 ~1×10 19 cm -3 的n型摻雜。 較佳地，該閘極金屬為金(Au)、鋁(Al)、鈦(Ti)、鉬(Mo)、鉑(Pt)或其合金，更佳地為金(Au)。該汲極及源極較佳地為金-鍺-鎳(Au∕Ge∕Ni)金屬。 於本發明的一較佳具體實施例中，本發明元件具有以下之特點：(1)採用n + -In 0.2 Ga 0.8 As/n-GaAs複合式摻雜通道結構，利用縮減砷化銦鎵(In 0.2 Ga 0.8 As)層的厚度以形成通道量子化效應，這可以增加砷化銦鎵(In 0.2 Ga 0.8 As)通道層的有效能隙，而砷化鎵(GaAs)層則可以增進元件在高電場下之操作能力，因此可避免撞擊游離現象的產生，而漏電流也可因此降低；(2)利用大能隙之磷化銦鎵(In 0.49 Ga 0.51 P)材料作為蕭特基接觸層及緩衝層；上方之磷化銦鎵(In 0.49 Ga 0.51 P)層可提供元件良好之蕭特基特性；下方之磷化銦鎵(In 0.49 Ga 0.51 P)層可抑制從基板漏失之基板漏電流，使元件具有良好的夾止特性；(3)In 0.49 Ga 0.51 P∕In 0.2 Ga 0.8 As、In 0.49 Ga 0.51 P∕GaAs界面間大的導電帶不連續度(△E C )可以有效的將載子侷限在複合式通道層內，因此即使在高溫環境下本發明元件依然可保有良好之元件特性。 本發明之複合式摻雜通道異質結構場效電晶體元件不但具有低漏電流、高崩潰電壓、低輸出電導、高電壓增益及優良的頻率表現外，其對溫度的表現也優於一般傳統之異質結構場效電晶體；因此本發明元件對應用在國內現今急需發展之微波及無線通訊系統方面具有很大的潛力。 為使本發明之特點及技術內容能被明顯地了解，下文特舉一較佳具體實施例，並配合所附圖式作詳細說明。 較佳具體實施例之詳細說明 參考圖一，其為依本發明之一較佳具體實施例所完成之複合式摻雜通道異質結構場效電晶體10，包含由下而上依吹為一半絕緣型之砷化鎵(GaAs)基板-12；厚0.5μm，未摻雜之砷化鎵(GaAs)緩衝層-14；厚500埃，未摻雜之磷化銦鎵(In 0.49 Ga 0.51 P)層-16；厚150埃，濃度n=5×10 17 cm -3 之砷化鎵(GaAs)通道層-18；厚50埃，濃度n + =4×10 18 cm -3 之砷化銦鎵(In 0.2 Ga 0.8 As)通道層-20；厚300埃，未摻雜之磷化銦鎵(In 0.49 Ga 0 . 51 P)蕭特基接觸層-22；及厚500埃，濃度n + =4×10 18 cm -3 之砷化鎵歐姆接觸層-24；然後為兩金-鍺-鎳(Au/Ge/Ni)金屬-26及-28蒸鍍於砷化鎵歐姆接觸層-24之上，及金(Au)金屬-30蒸鍍於磷化銦鎵(In 0.49 Ga 0.51 P)蕭特基接觸層-22之上；分別用以做為源極(Source)、汲極(Drain)及閘極(Gate)之電極。 本發明元件之結構是藉由低壓金屬有機化學氣相沉積(LP-MOCVD)或分子束磊晶成長法(MBE)在砷化鎵(GaAS)基板-12上成長所得。元件是以傳統的溼蝕刻、光顯影、及真空蒸鍍製程製備。金-鍺-鎳(Au/Ge/Ni)金屬層-26及-28蒸鍍於摻雜之砷化鎵(GaAs)歐姆接觸層-24上，並在約400℃的環境下退火1分鐘以形成汲-源極之歐姆接觸；在蒸鍍上閘極金屬-30之前，汲-源極間之砷化鎵(GaAs)-24被蝕刻移除，以便將閘極金屬金(Au)蒸鍍於磷化銦鎵-22上；最後利用化學溼蝕刻法將各元件予以隔離。 圖二為本發明元件之相對應能帶圖，其中E C 為導電帶，E F 為費米能階，E V 為價帶。本元件中利用大能隙之磷化銦鎵(In 0 . 49 Ga 0 . 51 P)材料作為蕭特基接觸層及緩衝層。上方之磷化銦鎵(In 0.49 Ga 0.51 P)層可提供元件良好之蕭特基特性；下方之磷化銦鎵(In 0.49 Ga 0.51 P)層可抑制從基板漏失之基板漏電流，使元件有良好的夾止特性。砷化銦鎵(In 0.2 Ga 0.8 As)及砷化鎵(GaAs)層形成複合式通道結構。我們縮減砷化銦鎵(In 0.2 Ga 0.8 As)層的厚度以形成通道量子化效應，這可以增加砷化銦鎵(In 0.2 Ga 0.8 As)的有效能隙，而砷化鎵(GaAs)層可以增進元件在高電場下之操作能力，因此撞擊游離現象可以被避免而漏電流也因而降低。此外在磷化銦鎵(In 0.49 Ga 0.51 P)及砷化銦鎵(In 0.2 Ga 0.8 As)、磷化銦鎵(In 0.49 Ga 0.51 P)及砷化鎵(GaAs)界面間大的導電帶不連續度可以有效的將載子侷限在通道層內，因此即使在高溫環境下本發明元件依然可保有良好之元件特性。 圖三為本發明元件之兩端閘極崩潰電壓(BV GD )及起始電壓(V on )對溫度的關係圖。元件之閘極面積為1×100 μm 2 。而當閘極電流為0.5mA∕mm時，閘極崩潰電壓(BV GD )在溫度為300,330,360,390,420及450K分別為24.5，23.9,23.4,23.0,22.6及22.0V；另一方面相對應之起始電壓(V On )則為2.05,1.97,1.93,1.85,1.79及1.70V。元件在高溫時依然擁有高的閘極崩潰電壓(BV GD )及起始電壓(V on )，而其隨著溫度的變化率(   )則分別小到6.8×10 -4 ∕K及1.14×10 -3 ∕K。如此優異的現象證明了本發明元件之結構設計確實可以有效將電子侷限在通道層內，以降低漏電流、增加崩潰電壓，進而增進元件的高溫特性。 圖四為本發明元件在不同溫度下之共源極輸出電流-電壓三端特性圖。元件之閘極面積為1×100μm 2 。橫座標為汲-源極電壓(V Ds )，每一刻度為2V；縱座標為汲極電流(I D )，每一刻度為100 mA∕mm；閘-源極電壓(V GS )為-0.5V∕step，最大閘極電壓為+1.5V。由圖中可發現本元件擁有良好的電晶體放大、飽和及夾止特性。其臨界電壓(V th )在溫度為300,330,360,390,420及450K時分別為-1.795,-1.797,-1.799,-1.800,-1.803及-1.808V。當溫度升高時，背景濃度會隨著升高，這會使額外的漏電流經由基板流失，使元件之飽和及夾止特性變差。然而對本元件而言，當溫度由300K變化至450K時，其臨界電壓(V th )的變化量只有13mV，這表示元件的漏電流可以有效的被降低，使得臨界電壓(V th )隨溫度的變化率變小，因此本發明元件將非常適用於需要精準控制臨界電壓(V th )變化的數位積體電路中。 圖五為本發明元件在溫度為300及450K、汲極－源極電壓為4.0及8.0V時，閘極漏電流對閘－源極電壓之關係圖。元件之閘極面積為1×100μm 2 。橫座標為閘－源極電壓(V GS )，每一刻度為0.5V；縱座標為閘極漏電流(I G )，每一刻度為8μA∕mm。當溫度在300及450K、閘-源極電壓(V GS )在+1.0至-2.0V範圍時，閘極漏電流(I G )則分別小於1.6及22μA∕mm。此外在圖五中並沒有看到一般砷化銦鎵場效電晶體常出現之閘極漏電流(I G )之鐘型(bell-shaped)曲線，這表示本發明元件之複合式通道結構確實可以消除撞擊游離(impact ionization)效應，使漏電流大幅的降低。 圖六為本發明元件之轉導值(g m )、電壓增益(A V )及輸出電導(g ds )對溫度的關係圖。元件之閘極面積為1×100μm 2 。橫座標為溫度，每一刻度為30K。左縱座標為轉導值(g m )及電壓增益(A v )，每一刻度為40mS∕mm及40。右縱座標為輸出電導(g ds )，每一刻度為0.05mS∕mm。元件之偏壓點定在汲-源極電壓(V DS )為6.0V和閘-源極電壓(V GS )為+0.5V。輸出電導(g ds )在溫度為300,330,360,390,420，及450K時分別為0.60,0.61,0.61,0.61,0.60，及0.60mS∕mm。可以發現到輸出電導(g ds )在高溫時依然保持很小值，並且對溫度的增加幾乎沒有相關性，這再次證明了本元件確實可以在保持很低的漏電流下增進元件的特性。另一方面相對應的轉導值(g m )則分別為161,155,151,147,141，及138mS∕mm，因此本元件可以得到相當高之電壓增益(A V =g m ∕g ds )值分別為268,254,248,241,235,及230。由於本發明元件擁有相當高之電壓增益(A V )值，因此相當適合於必須在高溫操作下之放大電路使用。 圖七為本發明元件在不同汲極電流(I D )條件下之頻率特性圖。元件之閘極面積為1×100μm 2 。橫座標為汲極電流(I D )，每一刻度為70mA∕mm；縱座標為頻率，每一刻度為10GHz。本元件擁有良好之頻率特性表現，當偏壓條件在汲-源極電壓(V DS )為6.0V、閘-源極電壓(V GS )為+1.0V時，其最大之單位電流增益截止頻率(unity currentgain cut-off frequency f T )為15.9GHz，最大之震盪頻率(maximum oscillation frequency f max )則為30.5GHz。另一方面本發明元件也保有寬廣而線性的頻率表現特性，當汲極電流(I D )在30至360mA∕mm之操作範圍時，本元件頻率操作特性保持在其最大單位電流增益截止頻率(f T )及最大震盪頻率(f max )值的80%以上，因此本發明元件相當適合於高頻電路之應用。 雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 圖式簡單說明 圖一係本發明之複合式摻雜通道異質結構場效電晶體之結構示意圖。 圖二係本發明元件之相對應能帶圖。 圖三係本發明元件之閘極崩潰電壓(BV GD )及起始電壓(V on )對溫度的關係圖。 圖四係本發明元件在不同溫度下之共源極電流-電壓三端特性曲線圖。 圖五係本發明元件在溫度為300及450K、汲極-源極電壓為4及8V時，閘極漏電流對閘-源極電壓之關係圖。 圖六係本發明元件之轉導值(g m )、電壓增益(A V )及輸出電導(g dS )對溫度的關係圖。 圖七係本發明元件在不同汲極電流(I D )條件下之頻率特性圖。 主要元件符號說明 10．．．場效電晶體 12．．．半絕緣型之砷化鎵(GaAs)基板 14．．．未摻雜之砷化鎵(GaAs)緩衝層 16．．．未摻雜之磷化銦鎵(In 0.49 Ga 0.51 P)緩衝層 18．．．摻雜之砷化鎵(GaAs)通道層 20．．．摻雜之砷化銦鎵(In 0.2 Ga 0 . 8 As)通道層 22．．．未摻雜之磷化銦鎵(In 0.49 Ga 0.51 P)蕭特基接觸層 24．．．摻雜之砷化鎵(GaAs)歐姆接觸層 26,28．．．汲，源極之金-鍺-鎳(Au/Ge/Ni) 30．．．閘極之金(Au)
|
|
| 十、申請專利範圍： | |
| 1.一種複合式摻雜通道異質結構場效電晶體，包含：一半導體基板；一位於該基板表面之緩衝層-1；一位於該緩衝層-1上之緩衝層-2；一位於該緩衝層-2上之摻雜通道層-1；一位於該摻雜通道層-1上之摻雜通道層-2；一位於該摻雜通道層-2上之蕭特基接觸層；一位於該蕭特基接觸層上之歐姆接觸層，其中該蕭特基接觸層的一部份曝露出於該歐姆接觸層；一位於該歐姆接觸層上之汲極及源極；及一位於該蕭特基接觸層的曝露出部份之閘極。 2.如申請專利範圍第1項所述之電晶體，其中該基板為半絕緣型之砷化鎵(GaAs)。 3.如申請專利範圍第2項所述之電晶體，其中該緩衝層-1為未摻雜之砷化鎵(GaAs)，其具有一範圍介於0.1~5.0μm的厚度。 4.如申請專利範圍第3項所述之電晶體，其中該緩衝層-2為未摻雜之磷化銦鎵(In 0.49 Ga 0.51 P)，其具有一範圍介於200~5000埃的厚度。 5.如申請專利範圍第3項所述之電晶體，其中該緩衝200~5000埃，而莫耳分率x之變化範圍為0.2~1.0。 6.如申請專利範圍第3項所述之電晶體，其中該緩衝層-2為未摻雜磷化銦鋁(Al 0.5 In 0.5 P)，其厚度範圍為200~5000埃。 7.如申請專利範圍第4、5或6項所述之電晶體，其中該摻雜通道層-1係砷化鎵(GaAs)，其具有厚度範圍為50~300埃，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜(dopant)。 8.如申請專利範圍第7項所述之電晶體，其中該摻雜通道層-2係摻雜砷化銦鎵(In x Ga 1-x As)，其具有厚度範圍為30~300埃，莫耳分率x之變化範圍為0.05~0.3，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜(dopant)。 9.如申請專利範圍第8項所述之電晶體，其中該蕭特基接觸層係未摻雜磷化銦鎵(In 0.49 Ga 0.51 P)，其具有厚度範圍為100~1000埃。 10.如申請專利範圍第8項所述之電晶體，其中該蕭特基接觸層係未摻雜砷化鎵鋁(Al x Ga 1-x As)，其具有厚度範圍為100~1000埃，莫耳分率x之變化範圍為0.2~1.0。 11.如申請專利範圍第8項所述之電晶體，其中該蕭特基接觸層係未摻雜磷化銦鋁(AL 0.5 In 0.5 P)材料形成，其厚度範圍為100~1000埃。 12.如申請專利範圍第7項所述之電晶體，其中該歐姆接觸層係摻雜砷化鎵(GaAS)，其具有一範圍介於200~5000埃的厚度，及一濃度範圍為n=1×10 18 ~1×10 19 Cm -3 的n型摻雜。 13.如申請專利範圍第1項所述之電晶體，其中該汲極及源極為金-鍺-鎳(Au∕Ge∕Ni)金屬。 14.如申請專利範圍第1項所述之電晶體，其中該閘極為金(Au)、鋁(Al)、鈦(Ti)、鉬(Mo)、鉑(Pt)或其合金。 15.如申請專利範圍第14項所述之電晶體，其中該閘極為金(Au)金屬。 16.如申請專利範圍第1項所述之電晶體，其中該基板為半絕緣型之磷化銦(InP)。 17.如申請專利範圍第16項所述之電晶體，其中該緩衝層-1係未摻雜之磷化銦(InP)，其厚度範圍為0.1~5.0μm。 18.如申請專利範圍第17項所述之電晶體，其中該緩衝層-2係未摻雜之砷化銦鋁(Al 0.48 In 0.52 As)，其具有厚度範圍為200~5000埃。 19.如申請專利範圍第17項所述之電晶體，其中該緩衝層-2係未摻雜之銻砷化銦鋁(Al x In 1-x AsySb 1-y )，其具有厚度範圍為200~5000埃，而莫耳分率x之變化範圍為0.3~0.6.y之變化範圍為0.7~1.0。 20.如申請專利範圍第18或19項所述之電晶體，其中該通道層-1係摻雜磷化銦(InP)，其具有厚度範圍為50~300埃，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜。 21.如申請專利範圍第20項所述之電晶體，其中該通道層-2係摻雜砷化銦鎵(In 0.53 Ga 0.47 As)，其具有厚度範圍為30~300埃，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜。 22.如申請專利範圍第20項所述之電晶體，其中該通道層-2為摻雜砷化銦鎵(In x Ga 1-x As)，其具有厚度範圍為30~150埃，莫耳分率x之變化範圍為0.3~1.0，濃度範圍在n=1×10 17 ~6×10 18 cm -3 的n型摻雜。 23.如申請專利範圍第21項所述之電晶體，其中該蕭特基接觸層係未摻雜砷化銦鋁Al 0.48 In 0.52 As，其具有厚度範圍為100~1000埃。 24.如申請專利範圍第22項所述之電晶體，其中該蕭特基接觸層係未摻雜砷化銦鋁Al 0.48 In 0.52 As，其具有厚度範圍為100~1000埃。 25.如申請專利範圍第21項所述之電晶體，其中該蕭特基接觸層係未摻雜銻砷化銦鋁(Al x In 1-x As y Sb 1-y )，其具有厚度範圍為100~1000埃，莫耳分率x之變化範圍為0.3~0.6，y之變化範圍為0.7~1.0。 26.如申請專利範圍第22項所述之電晶體，其中該蕭特基接觸層係未摻雜銻砷化銦鋁(Al x In 1-x As y Sb 1-y )，其具有厚度範圍為100~1000埃，莫耳分率x之變化範圍為0.3~0.6，y之變化範圍為0.7~1.0。 27.如申請專利範圍第20項所述之電晶體，其中該歐姆接觸層係摻雜砷化銦鎵(In 0.53 Ga 0.47 As)，其具有厚度範圍為200~5000埃，濃度範圍為n=1×10 18 ~1×10 19 cm -3 的n型摻雜。 |
|
| 十一、圖式： | |
       |
|
瀏覽數:
分享