385_088-105CP-TW
發佈日期 :
2009-04-29
| 發明專利說明書 | |
| ※申請案號： | |
| ※申請日期： ※ＩＰＣ分類： | |
| 一、發明名稱： (中文/英文)
|
|
| 可耐高溫操作之高崩潰電壓異質結構場效電晶體 (全文下載)
|
|
| 二、申請人： 共 人
|
|
| 指定 為應受送達人
|
|
| 三、發明人： | |
| ◎專利代理人： | |
| 四、聲明事項 | |
|
|
|
| □主張專利法第二十七條第一項國際優先權：
|
|
| □主張專利法第二十九條第一項國內優先權：
|
|
| □ 主張專利法第二十六條微生物：
|
|
| □ 熟習該項技術者易於獲得，不須寄存 | |
| 五、中文發明摘要： | |
| 一可耐高溫操作之高崩潰電壓異質結構場效電晶體，包含一半導體基板;一位於該基板表面之緩衝層;一位於該緩衝層上之單原子摻雜層;一位於該單原子摻雜層上之未摻雜層;一位於該未摻雜層上之次通道層;一位於該次通道層上之主通道層;一位於該主通道層上之閘極層;一位於該閘極層上之歐姆接觸層。 | |
| 六、英文發明摘要： | |
| 七、指定代表圖： | |
| （一）本案指定代表圖為： | |
| （二）本代表圖之元件代表符號簡單說明：
|
|
| 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： | |
| 九、發明說明： | |
| [發明內容]
發明領域 本發明係有關一種一種可耐高溫操作之高崩潰電壓異質結構場效電晶體。 發明背景 一般而言，當外在環境溫度增加時，電晶體元件因溫度增加會產生下列的現象如(1)漏電流增加，(2)閘極位障降低，(3)崩潰電壓降低，(4)臨界電壓增加及(5)轉導 (transconductance)值降低等缺點。同時，由於積體電路中，元件尺寸一再的縮小，電極與電極之間的距離不斷接近，彼此間之電場如場效電晶體中之開-汲間電場及雙極性電晶體中之基一集間之電場將造成元件崩潰而不能使用。但於不久的未來，各種高科技的發展要求元件尺寸的進一步縮小乃必然之趨勢，若不思及元件耐高溫之能力及崩潰電壓的提升，終將造成元件不堪應用。近幾年來，由於半導體科技的進步，微波材料、元件、積體電路的蓬勃發展，許多提高崩潰電壓的方法及結構陸續的被研究與提出。已有不少能長期處於高溫環境下的場效電晶體元件 (FET)廣泛地應用在一些如外太空勘查、衛星科技、自動控制系統、導航、雷達、及地底探測等高科技設備中。其中，如以(1)矽化碳(SiC)、(2)氮化鎵(GaN)、(3)砷化銘 (AlAs)、(4)砷化鎵鋁(AlGaAs)、及(5)鑽石(diamond)等材質的改良元件，已有良好的高溫及高崩潰電壓元件特性。但卻少有以GaInP/GaAs材料做這方面問題的研究。 發明要旨 本發明的主要目的為提出一種可應用於高溫環境及擁有高崩潰電壓異質結構的場效電晶體元件。 一種依本發明所完成的可耐高溫操作之高崩潰電壓異質結構場效電晶體，包含； 一半導體基板； 一位於該基板表面之緩衝層； 一位於該緩衝層上之單原子摻雜層； 一位於該單原子摻雜層上之未摻雜層； 一位於該未摻雜層上之次通道層； 一位於該次通道層上之主通道層； 一位於該主通道層上之閘極層； 一位於該閘極層上之歐姆接觸層；及 較佳地，該單原子摻雜層具有一範圍介於δ(n)=2× 1012~1x1013cm-2的濃度。 較佳地，於本發明的電晶體中，該基板為半絕緣型之砷化鎵(GaAs)；該緩衝層為無摻雜之砷化鎵(GaAs)，其具有一範圍介於0.1~2.0mm的厚度；該單原子摻雜層上之未摻雜層為砷化鎵(GaAs)，其具有一範圍介於50~100埃的厚度；該次通道層為InXGa1-_xAs，其中x為0.05~0.25，及該次通道層具有一範圍介於100~200埃的厚度；該主通道層為n 型GaAs，其具有一範圍介於1500~3000埃的厚度，及一濃度範圍為n=1x1017-5x1017cm-3的n型摻雜(dopant)；該歐 姆接觸層n型GaAs，其具有一範圍介於200~3000埃的厚度，及一濃度範圍為n=1x1018~1x1019cm-3的n型摻雜；該閘極為金(Au)金屬，其與該n型砷化鎵(GaAs)歐姆接觸層為歐姆性接觸；該汲極及源極為金-鍺-鎳(Au/Ge/Ni)金屬，其等與該n型砷化鎵(GaAs)主通道層皆為歐姆性接觸；及該閘極層係選自p型Gao.51Ino.49P，其具有一範圍介於 80~120埃的厚度，及一濃度範圍為p=6x1018-1x1019cm-3 的p型摻雜(dopant)；p型AlxGa1-xAs，其中X0.2~0.5，其具有一範圍介於80~120埃的厚度，及一濃度範圍為p=6× 1018~1x1019cm-3的p型摻雜：及p型Al0.5In0.5P，其具有一範圍介於80~120埃的厚度，及一濃度範圍為p=6x1018~1× O19cm-3的p型摻雜所組成的族群。 二選一地(Alternatively)，於本發明的電晶體中該基板為半絕緣型之磷化銦(InP)；該緩衛層為無摻雜之磷化銦(InP)，其具有一範圍介於0.1~2.0μm的厚度；該單原子摻雜層上之未摻雜層為磷化銦(InP)，其具有一範圍介於50~100埃的厚度；該次通道層為InxGa1-XAs，其中x 為0.45~0.6，及該次通道層具有一範圍介於100~200埃的厚度；該主通道層為n型In0.53Ga0.47As，其具有一範圍介於 1500~3000埃的厚度，及一濃度範圍為n=1x1017~5x1017 cm-30n型摻雜(dopant)：該閘極層為p型Al0.48In0.52As，其具有一範圍介於80~120埃的厚度，及一濃度範圍為p=6x 1018~1x1019cm-3的p型摻雜；該歐姆接觸層n型 In0.53Ga0.47As，其具有一範圍介於200-3000埃的厚度，及一 濃度範圍為n=1x1018~1x1019cm-3的n型摻雜(dopant)；該閘極為金(Au)金屬，其與該n型In0.53Ga0.47As歐姆接觸層為歐姆性接觸；該汲極及源極為金-鍺-鎳(Au/Ge/NI)金屬其等與該n型In0.53Ga0.47As主通道層皆為歐姆性接觸。 於本發明的一較佳具體實施例中，本發明元件具有以下之特點；(1)採用一種以n+-GaAs/p+-GaInP/n--GaAs異質接面之高障壁閘極的結構，由於在GaInP/GaAs接面間具有約200meV的導帶不連續度(DEc)及約300meV的價帶不連續度(DEv)的存在，可有效地侷限電子於通道層內，以得到一高轉導值、低漏電流、高崩潰電壓的良好元件特性； (2)本發明元件之副通道層為一In0.15Ga0.85As磊晶層，由於 GaAs/In0.15Ga0.85As/GaAs之異質接面，其傳導能帶可形成一量子井通道之結構，可加強侷限電子的能力及元件線性度；(3)本發明元件使用反向單原子摻雜層作為副通道電子提供層，可提高電子濃度與電子移動率及降低雜質散射等現象。當此發明結構應用在元件製程時，不但可改善元件特性，並可改善元件的高溫特性。根據以上所述優點，相信本發明之結構，不僅可應用在場效電晶體(FET)的製作，未來在高頻微波通訊電路中的應用亦具有很大的潛力及貢獻，尤其是應用於外太空勘查、自動控制、及地底探測等系統設備中，本結構亦提供了一良好的選擇。 較佳具體實施例之詳細說明 參考第一圖，其為依本發明之一較佳具體實施例所完 成之一種可耐高溫操作之高崩潰電壓異質結構場效電晶體元件10，包含一半絕緣型之砷化鎵(GaAs)基板12；厚0.5 1012CM-2之單原子摻雜層16；厚50埃，無摻雜之砷化鎵 (GaAs)層18：厚100埃，未摻雜之砷化銦鎵(In0.15Ga0.85As) 次通道層20；厚2000埃，濃度n=1X1O17cm-3之砷化鎵主通道層22；接著為厚100埃，濃度P+=8X1O18cm-3之磷化銦鎵層24，作為一閘極層；及厚200，濃度n+=6X1018cm-3 砷化鎵層26，作為一歐姆接觸層；金-鍺-鎳金屬被蒸鍍於該砷化鎵主通道層22的露出部份上，皆形成歐姆性接觸，分別用作為汲極30(Drain)及源極32(Source)之電極；及金金屬被蒸鍍於該汲極30及源極32之間的砷化鎵歐姆接觸層26之上，作為閘極(Gate)之電極。 第二圖為本發明元件之相對應能帶圖，其中，Ec代表導電帶，EF代表費米能階，EF代表價帶。由圖可明顯的看出於磷化銦鎵/砷化鎵異質界面間具有約200meV的導電帶不連續度(△EC)，可有效地侷限電子於通道層內，以得到高轉導值、低漏電流的良好元件特性。其次，在價帶亦有約300meV的不連續度(△EV)的存在，可阻擋電洞因撞擊游離而奔向閘極，故可增加其閘-汲極崩潰電壓。再者，副通道為一種反向單原子層摻雜式之In0.15Ga0.85As磊晶層由於採用GaAs/In0.15Ga0.85As/GaAs之異質接面，傳導能帶形成一量子井結構之能帶，可使侷限電子的能力更為良好，進而使元件擁有較高的電子濃度，電子移動率及一高且線 性化的轉導值。 圖三為本發明之元件於不同溫度下，閘極電流一電壓特性圖。元件之閘極面積為1x100μm2，橫座標為閘-汲極電壓(VGD)，每一刻度為5V。縱座標為閘極電流(IG) 每一刻度為1mA/mm。由圖可得知當溫度分別為300， 330，360，390，420，450及480K且閘極電壓為40V時，其閘極漏電流分別只有37，41，51，430，720以A/mm， 1.8及3.5mA/mm。而當閘極電流為1mA/mm時，閘極導通電壓(Von)分別為1.2，1.13，1.05，0.98，及0.87，0.8 0.7V。同時，於室溫時，元件之崩潰電壓(BVGD)甚至大於 52V。如此優異的現象證明了本發明元件之高障壁 n+-GaAs/p+-GaInP/n--GaAs異質接面閘極及反向單原子摻 AGaAs/Ino0.15Ga0.85As/GaAs量子井通道磊晶層之結構確實可以有效的將電子侷限在通道內，以降低漏電流，增加崩潰電壓，進而增進元件的高溫特性。 圖四為本發明元件之共源極輸出電流-電壓特性圖本元件之閘極面積為1x100μm2，橫座標為汲-源極電壓 (VDS)，每一刻度為3V。縱座標為汲極電流(ID)，每一刻度為50mA/mm，而閘一源極電壓(VGS)為-0.5V/step，最大閘極電壓為十1.0V。由圖發現本元件擁有良好的電晶體放大，飽和及夾止特性，其臨界電壓為-1.9V。當其汲-源極操作電壓為20V時，元件於截止區(Vcs=-2V)之汲-源極電流只有550μA，並且，其可放大操作區域(飽和區域)大於16V(4V≦VDS≦20V)，如此優異的特性且寬廣之操作 區域表示此發明元件將非常適用於高功率積體電路的應用。 圖五為當汲極-源極電壓為12V時，汲極飽和電流密度和轉導值對閘極電壓之關係圖。橫座標為開-源極電壓 VGS)，每一刻度為1V。左縱座標為轉導值(gm)，每一刻度為30mS/mm。右縱座標為汲極飽和電流密度(IDS)，每一刻度為100mA/mm。對一個閘極長度為1μm，寬度為100 μm之本元件而言，其最大轉導值為147mS/mm，而轉導值大於130mS/mm(gm最大值之90%)汲極飽和電流密度範圍約225mA/左右，轉導值平坦且線性區寬廣。這良好的特性再次說明了本專利所提出之結構，確實可使侷限電子的能力更為良好，並擁有較高的電子濃度，電子移動率及高且線性化的轉導值。這和理論預測相符。 圖六為本發明元件，利用汲極電流注入模型所測得之三端off-state汲極一閘極，汲極一源極電壓及閘極電流對閘極電壓之關係圖。橫座標為閘-源極電壓(VGs)，每一刻度為1V。左縱座標為電壓，每一刻度為5V。右縱座標為閘極電流密度(IG)，每一刻度為0.1mA/mm。當汲極注入電流為1mA/mm時，VDS曲線之最大值處，定義為汲極- 源極崩潰電壓(BVDS)，而當閘極電流為-1mA/mm時對應之汲極-閘極電壓值定義為汲極-閘極崩潰電壓(BVDG。對一個閘極長度為1mm，寬度為100mm之本元件而言，其BVDS 為39.7V及BVDG為43.4V，如此高之off-state崩潰電壓，對於由off-state崩潰電壓決定功率密度之A類放大器而 言，本元件可作非常良好之應用 圖七係當汲極注入電流為1mA/mm時，本發明元件三端off-state汲極-閘極崩潰電壓(BVDG)及汲極一源極崩潰電壓(BVDS)特性對不同溫度之關係圖。橫座標為溫度，每一刻度為30K。縱座標為電壓，每一刻度為10V。由此圖可以得知當元件外在環境溫度分別為300，330,360 390，420450,及480K時，其汲極一閘極崩潰電壓(BVDG)分別為43.4,40，38.5，36.8，34，31.2，29.4V；而汲極一源極崩潰電壓(BVDS)分別為39.7，36.2，34.97，33.22 32.14，28.31，21.48V。由實驗結果得知元件耐高溫之能力相當良好，這表示此發明之元件結構非常適用於須長期處於高溫環境之積體電路的應用。值得注意的是當外在環境處於高溫，例如480K時，元件之汲極-閘極崩潰電壓 (BVDG)及汲極-源極崩潰電壓(BVDS)甚至仍分別高達29.4及 21.48V。 由以上結果可知，本發明之具有耐高溫，高崩潰電壓之異質接面場效電晶體除具備良好優異電晶體特性之優點外，經由實驗結果顯示，其於高溫特性的表現皆優於一般傳統異質接面場效電晶體。下表列出本發明場效電晶體與兩習知者於高溫下的閘極漏電流比較：  1J. S. Su. W. C. Hsu, W. Lin, and S. Y. Jain, "High-Breakdown Characteristics of the InP-Based Heterostructure Field-Effect Transistor with In0.34Al0.66As0.85Sb0.15，Schottky Layer，”IEEE Electron Devic eLetters，Vol.19，No.6，Pp.195-197，June 1998. 2W. L. Chang, H. J. Pan, W. C. Wang, K. B. Thei, S.Y.Cheng，W. S. Lour，andW. C. Liu， ”Temperature-Dependent Characteristics of the Inverted Delta-DopedV-Shaped InGaP/InxGa1-XAsGaAs Pseudomorphic Transistors,”Jpn .J .Appl .Phys.， Vol .38, pp. L1385-L1387, part 2, No. 12A,1 December 1999.雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。 [圖式簡單說明] 為使本發明之特點及技術內容能被明顯地了解，下文特舉一較佳具體實施例，並配合所附圖式作詳細說明，其中： 圖一係本發明之可耐高溫操作之高崩潰電壓異質結構場效電晶體之結構示意圖。 圖二係本發明元件之相對應能帶圖。 圖三係本發明元件於不同溫度下，閘極電流–電壓兩端特性圖。 圖四係本發明元件之共源極電流–電壓三端特性曲線圖。 圖五係當汲極–源極電壓為12V時，汲極飽和電流和轉導值對閘極電壓之關係圖。 圖六係當汲極注入電流為1mA/mm時，本發明元件三端off–state汲極–閘極，汲極–源極電壓及閘極電流對閘極電壓之關係圖。 圖七係當汲極注入電流為1mA/mm時，本發明元件三端off–state汲極–閘極崩潰電壓及汲極–源極崩潰電壓特性對不同溫度之關係圖。
|
|
| 十、申請專利範圍： | |
| 1.一種可耐高溫操作之高崩潰電壓異質結構場效電晶體，包含：一半導體基板；一位於該基板表面之緩衝層；一位於該緩衝層上之單原子摻雜層；一位於該單原子摻雜層上之未摻雜層；一位於該未摻雜層上之次通道層；一位於該次通道層上之主通道層；一位於該主通道層上之閘極層；一位於該閘極層上之歐姆接觸層。 2.如申請專利範圍第1項所述之電晶體，其中該基板為半絕緣型之砷化鎵(GaAs)。 3.如申請專利範圍第2項所述之電晶體，其中該緩衝層為無摻雜之砷化鎵(GaAs)，其具有一範圍介於0.1～2.0μm的厚度。 4.如申請專利範圍第1項所述之電晶體，其中該單原子摻雜層具有一範圍介於δ(n)=2×1012～1×1013cm-2的濃度。 5.如申請專利範圍第3項所述之電晶體，其中該單原子摻雜層上之未摻雜層為砷化鎵(GaAs)，其具有一範圍介於50～100埃的厚度。 6.如申請專利範圍第5項所述之電晶體，其中該次通道層為InxGa1-xAs，其中x為0.05～0.25，及該次通道層具有一範圍介於100～200埃的厚度。 7.如申請專利範圍第6項所述之電晶體，其中該主通道層為n型GaAs，其具有一範圍介於1500～3000埃的厚度，及一濃度範圍為n=1×1017～5×1017cm-3的n型摻雜(dopant)。 8.如申請專利範圍第7項所述之電晶體，其中該歐姆接觸層n型GaAs，其具有一範圍介於200～3000埃的厚度，及一濃度範圍為n=1×1018～1×1019cm-3的n型摻雜。 9.如申請專利範圍第8項所述之電晶體，其中該閘極為金(Au)金屬，其與該n型砷化鎵(GaAs)歐姆接觸層為歐姆性接觸。 10.如申請專利範圍第7項所述之電晶體，其中該汲極及源極為金–鍺–鎳(Au/Ge/Ni)金屬，其等與該n型砷化鎵(GaAs)主通道層皆為歐姆性接觸。 11.如申請專利範圍第8項所述之電晶體，其中該閘極層為p型Ga0.51In0.49P，其具有一範圍介於80～120埃的厚度，及一濃度範圍為p=6×1018～1×1019cm-3的p型摻雜。 12.如申請專利範圍第8項所述之電晶體，其中該閘極層為p型AlxGa1-xAs，其中x為0.2～0.5，該閘極層具有一範圍介於80～120埃的厚度，及一濃度範圍為p=6×1018～1×1019cm-3的p型摻雜。 13.如申請專利範圍第8項所述之電晶體，其中該閘極層為p型Al0.5In0.5P，其具有一範圍介於80～120埃的厚度，及一濃度範圍為p=6×1018～1×1019cm-3的p型摻雜。 14.如申請專利範圍第1項所述之電晶體，其中該基板為半絕緣型之磷化銦(InP)。 15.如申請專利範圍第14項所述之電晶體，其中該緩衝層為無摻雜之磷化銦(InP)，其具有一範圍介於0.1～2.0μm的厚度。 16.如申請專利範圍第15項所述之電晶體，其中該單原子摻雜層上之未摻雜層為磷化銦(InP)，其具有一範圍介於50～100埃的厚度。 17.如申請專利範圍第16項所述之電晶體，其中該次通道層為InxGa1-xAs，其中x為0.45～0.6，及該次通道層具有一範圍介於100～200埃的厚度。 18.如申請專利範圍第17項所述之電晶體，其中該主通道層為n型In0.53Ga0.47As，其具有一範圍介於1500～3000埃的厚度，及一濃度範圍為n=1×1017～5×1017cm-3的n型摻雜。 19.如申請專利範圍第18項所述之電晶體，其中該歐姆接觸層n型In0.53Ga0.47As，其具有一範圍介於200～3000埃的厚度，及一濃度範圍為n=1×1018～1×1019cm-3的n型摻雜。 20.如申請專利範圍第19項所述之電晶體，其中該閘極為金(Au)金屬，其與該n型In0.53Ga0.47As歐姆接觸層為歐姆性接觸。 21.如申請專利範圍第18項所述之電晶體，其中該汲極及源極為金–鍺–鎳(Au/Ge/Ni)金屬，其等與該n型In0.53Ga0.47As主通道層皆為歐姆性接觸。 22.如申請專利範圍第19項所述之電晶體，其中該閘極層p型Al0.48In0.52As，其具有一範圍介於80～120埃的厚度，及一濃度範圍為p = 6×1018～1×1019cm-3的p型摻雜。 |
|
| 十一、圖式： | |
       |
|
瀏覽數:
分享