224_088-213CP-TW
發佈日期 :
2009-04-29
| 413981 | |||||||||||||||||||||||||||||
| 類比週邊掃瞄之電路設計(全文下載) | |||||||||||||||||||||||||||||
| 2000/12/01 | |||||||||||||||||||||||||||||
| 125758 | |||||||||||||||||||||||||||||
| 1996/03/01 | |||||||||||||||||||||||||||||
| 085102458 | |||||||||||||||||||||||||||||
| H03M-001/18 | |||||||||||||||||||||||||||||
| 27-34 | |||||||||||||||||||||||||||||
| 陳榮福 | |||||||||||||||||||||||||||||
| 本發明”類比邊界掃瞄電路設計”包括兩種方式，其一為直流(DC)類比邊界掃瞄電路設計;另一為交直流兩用(DC&AC)類比邊界掃瞄電路設計。直流(DC)類比邊界掃瞄電路設計之類比邊界掃瞄元件(AnalogBoundaryScancell，亦可稱為邊界掃描器)包含一取樣/保值(S/H)電路，4個開關，一個兩輸入端之多工器，及一個選擇性(optional)之緩衝器。此外測試邏輯電路(Testlogic)包括取值(capture)及改值(Update)開關的控制電路，以及可產生移入(Shift_in)及移出(Shift_out)訊號之電路，此電路由一移位暫存器、三個及(AND)閘及二個或(OR)閘連接電路。交直流兩用（DC&AC）類比邊界掃瞄元件設計包括一取樣／保值（ S/H）電路及6個開關，及一個選擇性（optional）之緩衝器。此二個設計之共同特點為:1.可同時擷取不同點之電壓2.將不同點之測試訊號可同時供給不同之測試控制點3.可同時進行測試訊號之供給及測試結果之輸出 | |||||||||||||||||||||||||||||
| 1.一種直流(DC)類比邊界掃瞄電路架構,其組成元件包含若干個直流(DC)類比邊界掃瞄單元 (Analog Boundary Sc-an cell),類比輸入測試匯流排(AITB)及類比輸出匯流排(AOTB)兩條 匯流排,以及一個測試邏輯電路(Test log-ic);其中輸入掃瞄單元及輸出掃瞄單元分別連 接至類比輸入測試匯流排(AITB)及類比輸出匯流排(AOTB);再利用二根測試接腳;亦即類比 測試輸入(ATBI)及類比測試輸出(ATBO)經由測試邏輯電路之控制以抓取或提供類比輸入測試 匯流排及類比輸出匯流排上的資料。 2.如申請專利範圍第1項所述之直流類比邊界掃瞄架構,其係於任一類比接腳處加入一個直 流類比邊界掃瞄單元,所有的直流類比邊界掃瞄單元可區分為輸入掃瞄單元及輸出掃瞄單元 二類,此二類週邊掃瞄單元分別連接至類比輸入測試匯流排(AITB)及類比輸出匯流排(AOTB) 。 3.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其測試訊號或正常電路之訊號 可由一多工器(MUX)經一A模式(Amode))控制訊號作選擇。 4.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其係利用類比輸入測試匯流排 (AITB)及類比輸出測試匯流排(AOTB)兩種類比匯流排,以輸入或輸出類比訊號。 5.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其類比訊號之測試流程可由所 述之測試邏輯電路(Test logic)控制,該測試邏輯電路包括一般慣用之數位週邊掃瞄之控制 器,即測試輸出入埠控制器(TAP controller)。 6.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,利用測試邏輯電路(Test logic)產生之控制訊號,可使類比訊號經由類比輸入測試匯流排及類比輸出測試匯流排依序 運送至各類比週邊掃瞄單元,最後再同時運送至待測電路以進行測試。 7.如申請專利範圍第1項所述之直流類比邊界掃瞄電路之架構,利用測試邏輯電路(Test logic)產生之控制訊號,可將各不同測試點之訊號同時取下,再經由輸入測試匯流排(AITB) 輸出測試匯流排(AOTB)依序將這些訊號輸出觀察。 8.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,當類比訊號經由輸入測試匯流 排(AITB)依序送入各輸入類比掃瞄單元時,存在於各輸出掃瞄單元之類比訊號可同時經由輸 出測試匯流排(AOTB)依序輸出。 9.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,當類比訊號經由輸出測試匯流 排(AOTB)依序送入各輸出類比掃瞄單元時,存在於各輸入掃瞄單元之類比訊號可同時經由輸 入測試匯流排(AITB)依序輸出。 10.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其類比邊界掃瞄單元係由所述 之測試邏輯電路(Test logic)控制,此邏輯電路係包括可產生取値(Capture),移入 (Shiftin)移出(Shiftout)及改値(Update)之控制開關訊號之電路。 11.如申請專利範圍第10項所述之直流類比邊界掃瞄電路架構,其測試邏輯電路(Test logic)係由一及(AND)閘與一或(OR)閘連接電路而產生取値(Capture)之控制開關訊號。 12.如申請專利範圍第10項所述之直流類比邊界掃瞄電路架構,其測試邏輯電路係由一及 (AND)閘產生改値(Update)之控制開關訊號。 13.如申請專利範圍第10項所述之直流類比邊界掃瞄電路架構,其測試邏輯電路係由一移位 暫存器、三個及(AND)閘與兩個或(OR)閘產生移入(Shiftin)及移出(Shiftout)之控制開關訊 號。 14.如申請專利範圍第1項所述之直流類比邊界掃瞄電路架構,其直流類比邊界掃瞄單元係包 括4個開關,即取値(Ca-pture)、移入(Shiftin)、移出(Shiftout)及改値(Update),一個取 樣/保値電路,以及一個兩端入端之多工器;其中多工器含有兩個輸入端,其中第一輸入端 係接至類比輸入訊號端,其第二輸入端接至改値輸出端,其輸出端則接至類比輸出訊號端; 改値開關之輸入端接至取樣/保値電路之輸出端,移出開關之輸入端接至取樣/保値電路之 輸出端,取値開關之輸入端接至類比輸入訊號端,其輸出端則接至取樣/保値電路之輸入端 ,移入開關之輸入端可接至一類比測試匯流排,其輸出端則接至取樣/保値電路之輸入端。 15.如申請專利範圍第14項所述之直流類比邊界掃瞄電路架構,其直流類比邊界掃瞄單元係 利用取値(Capture)開關將類比輸入端之資料取下儲存於取樣/保値(S/H)電路。 16.如申請專利範圍14項所述之直流類比邊界掃瞄電路架構,其直流類比邊界掃瞄單元係利 用移入(Shiftin)開關將類比測試匯流排之訊號資料輸入取樣/保値(S/H)電路。 17.如申請專利範圍第14項所述之直流類比邊界掃瞄電路架構,其直流類比邊界掃瞄單元係 利用移出(Shiftout)開關將類比訊號資料由取樣/保値(S/H)電路中輸出至類比測試匯流排 。 18.如申請專利範圍第14項所述之直流類比邊界掃瞄電路架構,其直流類比邊界掃瞄單元係 利用改値(Update)開關將類比訊號資料由取樣/保値(S/H)電路中輸出至類比輸出訊號端。 19.一種交直流兩用(DC AC)類比邊界掃瞄電路之架構,其係於任一類比接腳處加入一個交直 流兩用(DC AC)類比週編掃瞄單元,所有的交直流兩用(DC AC)類比週編掃瞄單元可區分為輸 入掃瞄單元及輸出掃瞄單元二類,此二類週邊掃瞄單元分別連接至類比輸入測試匯流排及類 比輸出匯流排,並利用測試邏輯電路(Test logic)電路控制以執行數位及類比訊號之週邊掃 瞄之直流測試或交流測試。 20.如申請專利範圍第19項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其係利用類 比測試輸入匯流排(AITB)及類比測試輸出匯流排(AOTB)依序將訊號送至各類比週邊掃瞄單元 ,最後再同時送至代測電路以進行測試。 21.如申請專利範圍第19項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其係利用所 述之測試邏輯電路(Test logic)電路控制,將交流類比訊號經由類比輸入匯流排(AITB),送 至應用電路進行測試,或由類比輸出匯流排將交流類比訊號送至外界觀察。 22.如申請專利範圍第19項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流兩 用(DC AC)類比邊界掃瞄單元係包括一個取樣/保値電路以及S1.S2.S3.S4.S5.S6等六 個開關以進行不同測試狀態之控制;其中每一個開關均有兩個端點, S1之第一端點及S2之第 一端點均接至類比輸入訊號端, S1之第2端點及S3第一端點均接至類比輸出訊號端; S2之第2 端點, S3之第2端點, S4之第1端點, S5之第一端點及S6之第1端點均接在一起, S4之第2端點 接至取樣/保値電路之輸入端, S5之第2端點則接至取樣/保値電路之輸出端。 23.如申請專利範圍第22項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流兩 用(DC AC)類比邊界掃瞄單元係利用取樣/保値(S/H)電路儲存類比訊號。 24.如申請專利範圍第22項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流兩 用(DC AC)類比邊界掃瞄單元可由開關S1.S3經由控制訊號選擇其測試訊號或正常電路之訊 號。 25.如申請專利範圍第22項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流兩 用(DC AC)類比邊界掃瞄單元利用S2.S4開關將輸入資料取下儲存於取樣/保値(S/H)電路中 。 26.如申請專利範圍第22項所述之之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流 兩用(DC AC)類比邊界掃瞄單元係利用S4.S6開關,將類比訊號資料依序輸入取樣/保値 (S/H)電路中。 27.如申請專利範圍第22項所述之之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流 兩用(DC AC)類比邊界掃瞄單元係利用S5.S6開關,由取樣/保値(S/H)電路中抓取類比訊號 資料。 28.如申請專利範圍第22項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流兩 用(DC AC)類比邊界掃瞄單元係利用S3.S6開關,將交流類比訊號運送至應用電路。 29.如申請專利範圍第22項所述之之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流 兩用(DC AC)類比邊界掃瞄單元係利用S5.S6開關,將交流類比訊號運送至接線網路。 30.如申請專利範圍第22項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其交直流兩 用(DC AC)類比邊界掃瞄單元係利用S2.S6開關,將交流類比訊號響應輸送出以便觀察。 31.如申請專利範圍第19項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其測試邏輯 電路(Test logic)包括移位器(ShiftER)電路、一整體控制電路與一個個別邊界掃瞄控制電 路。 32.如申請專利範圍第31項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其測試邏輯 電路(Test logic)係以移位器(ShiftER)電路將測試資料進行掃瞄輸入(scanin)與掃瞄輸出 (scano-ut)。 33.如申請專利範圍第31項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其測試邏輯 電路(Test logic)係以移位器(ShiftER)電路進行交流測試(AC testing)時選擇任一輸入和 輸出端所需的控制信號。 34.如申請專利範圍第31項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其測試邏輯 電路(Test logic)係以整體電路產生共用訊號SEC,以控制輸入邊界掃瞄單元作取樣的功能 。 35.如申請專利範圍第31項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其測試邏輯 電路(Test logic)係以整體電路產生共用訊號SIC,以控制輸出邊界掃瞄單元作取樣測試資 料的功能。 36.如申請專利範圍第31項所述之交直流兩用(DC AC)類比邊界掃瞄電路之架構,其測試邏輯 電路(Test logic)係以整體電路產生共用訊號SIS,以控制輸出邊界掃瞄單元作掃瞄測試資 料的功能。 圖式簡單說明: 第一圖直流類比週邊掃瞄之取樣,保値(S/H)電路 第二圖一般型類比週邊掃瞄元件 (a)無緩衝器 (b)裝設緩衝器 第三圖類比週邊掃瞄架構 第四圖取値(Capture)及改値(Upda-te)開關的控制電路 (a)輸入單元 (b)輸出單元 第五圖移入(Shift in)及移出(Shift o-ut)的控制電路 (a)輸入單元 (b)輸出單元 第六圖多開關型類比週邊掃瞄元件 (a)無緩衝器 (b)裝設緩衝器 第七圖匯流排狀態暫存器與指令暫存器 (a)匯流排狀態暫存器(bus status register) (b)指令暫存器(instruction register) 第八圖移位器(ShiftER)電路 第九圖整體控制電路 第十圖個別邊界掃瞄控制電路 |
|||||||||||||||||||||||||||||
|
|||||||||||||||||||||||||||||
| 專利權異動 |
|
||||||||||||||||||||||||||||
| 申請案件狀態 |
|
瀏覽數:
分享