| 專利範圍 |
1.一用於CMOS電路之中間値電壓感測器,包含:
一線性反相器,其具有一用於連接一待測輸入訊號之輸入
端;
一第一電壓控制開關,其一控制端與一輸入端分別連接至
該線性反相器的輸入端及一輸出端;
一第二電壓控制開關,其一控制端與一輸入端分別連接至
該線性反相器的輸出端及輸入端;
一緩衝器,此緩衝器相對於該線性反相器具有一陡峭轉換
特性,其一輸入端連接至該第一電壓控制開關之一輸出端
及該第二電壓控制開關之一輸出端;
其中當該待測輸入訊號之電壓為一邏輯値〝0〞或〝1〞時
,該緩衝器將輸出一第一邏輯値的電壓,而當該待測輸入
訊號之電壓為一中間値時,該緩衝器將輸出一不同的第二
邏輯値的電壓。
2.如申請專利範圍第1項所述之感測器,其中該第一及第
二電壓控制開關均為正邏輯電壓控制開關。
3.如申請專利範圍第2項所述之感測器,其中該第一及第
二電壓控制開關均為一MOS電晶體。
4.如申請專利範圍第3項所述之感測器,其中該第一及第
二電壓控制開關均為一NMOS電晶體。
5.如申請專利範圍第1項所述之感測器,其中該線性反相
器包含一NMOS電晶體;及一負載,該負載由一PMOS電晶體
所構成,其中該PMOS電晶體的閘極及汲極直接連接至該
NMOS電晶體的汲極輸出端。
6.如申請專利範圍第1項所述之感測器,其中該緩衝器係
由2個CMOS反閘串接而成。
7.如申請專利範圍第1項所述之感測器,其中該第一及第
二邏輯値分別為〝0〞及〝1〞。
8.一用於CMOS電路之中間値電壓感測器,其包含:
一第一線性反相器,其具有一用於連接一待測輸入訊號之
輸入端;
一第二線性反相器,其一輸入端連接至該第一線性反相器
之一輸出端;
一電壓控制開關,具一控制端、一輸入端與一輸出端,並
且該控制端與該輸入端分別連接該第一線性反相器之輸入
端及第二線性反相器之一輸出端;
一緩衝器,此緩衝器相對於該等線性反相器具有一陡峭轉
換特性,其一輸入端連接至該電壓控制開關之輸出端;
其中當該待測輸入訊號之電壓為邏輯値〝0〞或〝1〞時,
該緩衝器將輸出一第一邏輯値的電壓,而當待測輸入訊號
之電壓為一中間値電壓時,該緩衝器將輸出一不同的第二
邏輯値的電壓。
9.如申請專利範圍第8項所述之感測器,其中該電壓控制
開關係負邏輯電壓控制開關。
10.如申請專利範圍第8項所述之感測器,其中該電壓控制
開關係一PMOS電晶體。
11.如申請專利範圍第8項所述之感測器,其中該第一線性
反相器及第二線性反相器分別包含一NMOS電晶體;及一負
載,該負載由一PMOS電晶體所構成,其中該PMOS電晶體的
閘極及汲極直接連接至該NMOS電晶體的汲極輸出端。
12.如申請專利範圍第8項所述之感測器,其中該緩衝器係
由2個CMOS反閘串接而成。
13.如申請專利範圍第8項所述之感測器,其中該第一及第
二邏輯値分別為〝0〞及〝1〞。
14.一用於CMOS電路之中間値電壓感測器,其包含:
一第一正邏輯電壓控制開關,其具有一用於連接一待測輸
入訊號之一控制端;
一反相器,其一輸入端連接至該第一正邏輯電壓控制開關
之一輸出端;
一第一負邏輯電壓控制開關,其一輸入端連接該反相器之
一輸出端,及其一控制端用於連接該待測輸入訊號;
一緩衝器,此緩衝器具有一陡峭轉換特性,其一輸入端連
接至該第一負邏輯電壓控制開關之一輸出端;
其中當該待測輸入訊號之電壓為邏輯値〝0〞或〝1〞時,
該緩衝器將輸出一第一邏輯値的電壓,而當該待測輸入訊
號之電壓為一中間値時,該緩衝器將輸出一第二邏輯値的
電壓。
15.如申請專利範圍第14項所述之感測器,其更進一步包
含:
一第二負邏輯電壓控制開關,其一控制端及一輸入端分別
用於連接一負邏輯測試訊號(TEST)及一電源訊號(VDD),
而其一輸出端係連接至該反相器之輸入端,以提供該反相
器輸入端一預充電位;
一第二正邏輯電壓控制開關,其一控制端及一輸入端分別
用於連接一正邏輯測試訊號(TEST)及接地端,而其一輸出
端則連接至該緩衝器之輸入端,以提供該緩衝器輸入端一
預放電位。
16.如申請專利範圍第15項所述之感測器,其中該反相器
為一CMOS反相器。
17.如申請專利範圍第15項所述之感測器,其中該第一及
第二正邏輯電壓控制開關分別為NMOS電晶體,而第一及第
二負邏輯電壓控制開關分別為PMOS電晶體。
18.如申請專利範圍第14項所述之感測器,其中該緩衝器
係由2個CMOS反閘串接而成。
19.如申請專利範圍第14項所述之感測器,其中該第一及
第二邏輯値分別為〝0〞及〝1〞。
圖示簡單說明:
圖1是依照本發明之一第一較佳具體實施例所完成的用於
CMOS電路之中間値電壓感測器的電路圖。
圖2是依照本發明之一第二較佳具體實施例所完成的用於
CMOS電路之中間値電壓感測器的電路圖。
圖3是依照本發明之一第三較佳具體實施例所完成的用於
CMOS電路之中間値電壓感測器的電路圖。
圖4是適用於本發明之線性反相器的線路圖。 |
